集成寄存器和移位寄存器.pptxVIP

6.4 集成寄存器和移位寄存器 寄存器与移位寄存器均是数字系统中常见的主要部件，寄存器用来存入二进制数码或信息，移位寄存器除具寄存器的功能外，还可将数码移位。6.4.1 寄存器 1. 寄存器 寄存器是存放二进制数码，就必须有记忆单元即触发器，每个触发器能存放一位二进制码，存放N位数码，就应具有N个触发器。寄存器为了保证正常存数，还必须有适当的门电路组成控制电路。图 6 – 41 四位锁存器的逻辑图 寄存器接收数码或信息的方式有两种：单拍式和双拍式。 双拍式。第一拍，在接收数据前，先用复零负脉冲使所有触发器恢复至“0”态。第二拍，在接受指令端加入接受指令(正脉冲)。将每一个与非门打开，把输入端数据写入相应的触发器中。 单拍式。接受命令将全部与非门打开，如输入数据是1，则使Sd=0、Rd=1,触发器无论原来是何态，均将触发器置“1”，即将数据“1”写入触发器。如输入数据是“0”，则使Sd=1，Rd=0,触发器置“0”，将数据写入触发器。利用Rd, Sd端，而将输入激励端作为它用， 图 6 - 43即是采用Rd, Sd寄存数据的电路。其中，图(a)是双拍式，图(b)是单拍式。 图 6 – 43 利用Rd, Sd组成寄存器 2. 基本寄存器 通常所说的寄存器均为基本寄存器。图6-42是中规模集成四位寄存器 74LS175的逻辑图，其功能表如表6- 21所示。 图 6 – 42 74LS175 表 6 – 21功能表 当时钟脉冲CP为上升沿时，数码D0~D3可并行输入到寄存器中去，因此是单拍式。四位数码Q0~Q3并行输出， 故该寄存器又可称为并行输入、并行输出寄存器。Cr为0， 则四位数码寄存器异步清零。CP为0，Cr为1，寄存器保存数码不变。若要扩大寄存器位数，可将多片器件进行级联。6.4.2 移位寄存器 移位寄存器的设计比较容易，因为它的状态要受移位功能的限制。如原态为 010，当它右移时，其次态只有两种可能，当移进1 时，则次态为 101；如移进 0，则次态为001。不可能有其它的次态出现，否则就失去移位功能。以 3 位右移为例，输入信号用ＳR表示。则状态迁移可用方程表示如下： 用D触发器组成时，由于Qn+1=D，故D0=SR，D1=Qn0,D2=Qn1，按此方程连接电路如图 6 - 44(a)所示。 如用JK触发器实现，由于其特征方程为 ， 故将移位方程作如下变化图 6 – 44 三位右移寄存器(a)D触发器实现；(b) JK触发器实现如要组成左移 如要组成左移则 图 6 – 45 三位左移寄存器(a) D触发器实现；(b) JK触发器实现 将左、右移三位寄存器结合在一起，加上控制信号X，就可组成双向移位寄存器，X=1左移，X=0右移。 以D触发器为例，其激励函数为 图 6 – 46 三位双向移位寄存器 6.4.3 集成移位寄存器功能分析及其应用 1.典型移位寄存器介绍 74LS194 是一种典型的中规模集成移位寄存器。它是由 4 个RS触发器和一些门电路所构成的 4 位双向移位寄存器。其逻辑图及符号图如图 6 - 47 所示，功能表如表 6 - 22 所示。 图 6 – 47 74LS194四位双向通用移位寄存器(a) 逻辑电路图；(b) 惯用符号； (c) 新标准符号 表 6 – 22 74LS194功能表 2. 移位寄存器的应用 (1) 在数据传送体系转换中的应用。数字系统中的数据传送体系有两种，具体介绍如下： 串行传送体系。每一节拍只传送一位信息，N位数据需N个节拍才能传送出去。 并行传送体系。一个节拍同时传送N位数据。 在数字系统中，两种传送系统均存在，如计算机主机对信息的处理和加工是并行传送数据的，而信息的传播是串行传送数据的，因此存在两种数据传送体系的转换。 ① 串行转换为并行。 图 6 – 48 串行转换为并行示意图 ② 并行转换为串行。 图 6 – 49 并行转换为串行示意图 例 12 用74LS194 组成七位串行输入转换为并行输出的电路。 解 转换电路如图 6 - 50 所示，其转换过程的状态变化如表 6 - 23 所示。 图 6 – 50 七位串入→并行输出转换电路 表 6-23 七位串入—并出状态表 例 13 用 74LS194组成七位并入转换为串出。 解 图 6 - 51 是转换电路，其转换过程的状态变化如表 6 - 24 所示。图 6 – 51 七位并入—串出转换电路 表 6-24 七位并入—串出状态表 (2) 组成移位型计数器。 图 6 – 52 移位型计数器一般结构 图 6 – 53 移位寄存器的全状态图 三位移位寄存器全状态图； (b) 四位移位寄存器全状态图 例14 设计模 10 移位型计数器。 解 模 10