西电verilog课件第二章.pptVIP

2.4开关级建模 * 1. MOS开关(nmos,pmos,cmos) nmos/pmos 实例名(out,data,control); cmos 实例名(out,data,ncontrol,pcontrol); 2. 双向开关 tran 实例名 （inout1,inout2）; tranif0/tranif1 实例名（inout1,inout2,control）; * 例2.4-1：开关级建模方式设计 CMOS反相器 module my_not(out, in); output out; input in; supply1 pwr; supply0 gnd; pmos (out, pwr, in); nmos (out, gnd, in); endmodule 例2.4-2是一个开关级描述的2输入与门 module and2_1(out,a,b); input a,b; output out; wire s1,s2; supply0 Gnd; supply1 Vdd; pmos U1(s1,a,Vdd); pmos U2(s1,b,Vdd); nmos U3(s1,a,s2);