第4章+存储器.ppt

实现片选的方法 1.全译码法 2.部分译码法 3.线选法 全译码 地址总线全部参与译码 部分译码 部分（高位）地址总线参与译码 地址重叠 线选译码 地址重叠：一个存储单元对应多个地址 线选法 8088存储系统（64K*8*8=512K*8） 存储器与 CPU 的连接 要点 (1) 地址线的连接: 低位与高位分开 (2) 数据线的连接：扩展后的数据位与cpu的 数据位相等 (3) 读/写命令线的连接 (4) 片选线的连接：与M/IO以及高位地址线有 关，用译码器产生 (5) 合理选择存储芯片 (6) 其他：时序、负载、速度 典型例题 例4.1 解: (1) 写出对应的二进制地址码 (2) 确定芯片的数量及类型 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15A14A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K×8位 1K×8位 RAM 2片1K×4位 ROM 1片 2K×8位 (3) 分配地址线 A10~ A0 接 2K × 8位 ROM 的地址线 A9 ~ A0 接 1K × 4位 RAM 的地址线 (4) 确定片选信号 C B A 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 A15 A13 A11 A10 … A7 … A4 A3 … A0 … 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0 … 0 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2K × 8位 1片 ROM 1K × 4位 2片RAM 4.2 2K ×8位 ROM 1K ×4位 RAM 1K ×4位 RAM … … … PD/Progr Y5 Y4 G1 C B A G2B G2A … … MREQ A14 A15 A13 A12 A11 A10 A9 A0 … D7 D4 D3 D0 WR … … … … 例 4.1 CPU 与存储器的连接图 … … … (1) 写出对应的二进制地址码： 例： 假设同前，要求最小 8K为系统程序区，相邻 16K为用户程序区，最大4K地址空间为系统程序工作区。 (2) 确定芯片的数量及类型： (3) 分配地址线： (4) 确定片选信号： 1片 8K × 8位 ROM －－系统程序区 2片 8K × 8位 RAM1，2 －－用户程序区 1片 4K × 8位 RAM3－－系统程序工作区 A12~ A0 接 ROM 和 RAM 1，2的地址线 A11~ A0 接 ROM 和 RAM 3的地址线 课堂练习 C B A RAM 2000H～5FFFH ROM 0000H～1FFFH RAM F000H～FFFFH 对应的二进制地址码 半导体存储芯片简介 1. 半导体存储芯片的基本结构 译 码 驱 动 存 储 矩 阵 读 写 电 路 片选线 读/写控制线 地 址 线 … 数 据 线 … 片选线　　　 读/写控制线 （低电平写 高电平读） （允许读） CS CE WE （允许写） WE OE 存储芯片片选线的作用 用 16K × 1位 的存储芯片组成 64K × 8位 的存储器 32片 当地址为 65 535 时，此 8 片的片选有效 8片 16K × 1位 8片 16K × 1位 8片 16K × 1位 8片 16K × 1位 0,0 15,0 15,7 0,7 读/写控制电路 地 址 译 码 器 字线 0 15 … … 16×8矩阵 … … … 0 7 D 0 7 D 位线 读 / 写选通 A 3 A 2 A 1 A 0 … … 半导体存储芯片的译码驱动方式（P140） (1) 线选法（单译码） 0 0 0 0 0,0 0,7 … 0 … 0 7