异步置零置一D触发器.docVIP

成都航空职业技术学院 《嵌入式系统概论》 课 程 实 验 报 告 设计题目系电子工程系电子专业班级213345班 学生 乐宸峰 任课教师： 房老师 一、项目内容 设计一个带异步清0、异步置1 的JK 触发器(需要分频器，50HZ分频)。 二、介绍是时序逻辑电路的基本单元。触发器存储二进制码的逻辑电路，它两个的端，其输出状态不仅与输入有关，而且还与原来的输出状态有关。触发器不同的逻辑功能，在电路结构和触发方式方面也有不同的种类对于，是最简单也是最为常用的一种触发器它是构成各种逻辑电路的基础。、基本原理的了哟及符号如图（），它具有一个数据输入端一个时钟输入端口一个输出端口其工作原理当到来时，输入端口数据会传递给输出端口否则，输出端口将保持原来的值 带有异步复位和置数功能的的原理和同步不同方式不同，所谓异步是指只要置数控制端口的信号有效，就会立刻执行置数或复位操作，也就是与信号无关。 （1）项目程序 input clk_in; output clk_out; reg clk_out; reg[25:0] counter; //50_000_000=1011_1110_1011_1100_0010_0000_00 parameter cnt=5