FIR滤波器设计资料.docVIP

4　FIR数字滤波器的设计与实现Simulink环境下的仿真 本次FIR数字滤波器课题研究设计的简要流程： 图4.1FIR设计流程 按照此流程图通过一个实例来验证此套方案的可行性——即成功滤掉高频信号0hz的信号与一个00hz的信号相加，让其分别通过带通滤波器和低通滤波器，查看示波器观察滤波器是否成功滤除。得到示波器图形.3. 图4.2 simulink搭建的滤波器 图4.3 simulink仿真波形正弦波的和信号经过带通滤波器正弦波的和信号明显看出4.2　FIR数字滤波器在System generator环境下的仿真 上一小节论述了在Simulink环境下的数字滤波器模型搭建并完成仿真验证，接下来要做的就是用System Generator搭建硬件执行程序实现仿真并验证。以下简单介绍所需要的模块以及参数设置。 (1)System Generator模块 System Generator模块的参数设置里允许用户选择FPGA的硬件目标、系统时钟周期等选项Simulink和FPGA系统仿真可以System Generator的时钟设置来设置，滤波器模型中有很多小的模型信号发生模块、AD/DA等，Simulink是这些小模块采样周期的最大这System Generator来设定。而硬件中隐含的采样时间实际上比Simulink中可看到的仿真采样时间要快。基于此我们将FPGA时