DSC第1章.pptxVIP

数字信号处理及DSP技术(Digital Signal Processing and DSP Technology) 数字信号处理课程组 电子与信息工程学院数字信号控制器原理与实践——MC56F8257目录1.1 概述1. 2 DSP56800E处理器1.3 DSP56800E的寻址方式1.4 DSP56800E指令系统1.5 DSP56800E汇编语言基础1.1 概述1. DSP56800处理器16位处理器，采用哈佛结构；80MHz时钟频率下，可达到40MIPS的指令执行速度；具有3条内部地址总线和1条外部地址总线；2. DSP56800E处理器16位处理器，具有DSP56800处理器所拥有的特点；AGU算术单元从16位增加到24位；程序存储器、数据存储器容量大幅度增加；在数据处理类型上增加了字节型和长整型等类型；中断处理方面，DSP56800E处理器增加了中断控制器，优化了中断优先级设定及处理。相关芯片：MC56F80x系列到MC56F83x系列。1.1 概述3. DSP56800EX处理器32位处理器，具有DSP56800E处理器所拥有的特点；32位乘法运算及MAC；在AGU算术运算单元中所有寄存器都有影子寄存器，减少了相关数据存储时间；具有逆位寻址方式，支持傅里叶变换（FFT）。相关芯片：MC56F80x系列到MC56F84x系列。1.2 DSP56800E处理器1. DSP56800E处理器结构及特点DSP56800E内核包括:数据算术逻辑单元（Data Arithmetic Logic Unit，ALU）地址产生单元（Address Generation Unit，AGU）程序控制器（Program Controller）位操作单元（Bit-Manipulation Unit）增强的片上模拟模块（EOnCE）和相关总线。特点：高性能、兼容性、编程容易、支持高级语言、丰富的指令集、高代码密度、支持多任务、精度高、硬件循环、并行化、无形的指令管道、低功耗、实时调试。1.2 DSP56800E处理器2. DSP56800E内核总线包括地址总线和数据总线。地址总线包括程序地址存储空间地址总线（PAB）、主数据地址总线（XAB1）和次数据地址总线（XAB2）。PAB总线为21位，可以按字节、字和长字访问，用来按字访问程序存储器。XAB1和XAB2为24位，仅限于按字访问，用来访问数据存储器。1.2 DSP56800E处理器数据总线包括2个单方向的32位总线、2个单方向的16位总线和IP-BUS接口。2个单方向的32位总线包括内核数据读总线（CDBR）和内核数据写总线（CDBW）。2个单方向的16位总线包括次X数据总线（XDB2）和程序数据总线（PDB）。数据ALU和数据存储器通过CDBR和CDBW实现读写，CDBR和XDB2可以实现同时对存储器读操作。外围设备数据传输通过IP-BUS接口。指令字的预取通过PDB实现。1.2 DSP56800E处理器3.数据算术逻辑单元ALUALU实现数据所有的算术、逻辑和移位操作。数据ALU中包括3个16位数据寄存器（X0、Y0和Y1）、4个36位累加寄存器（A、B、C及D）、1个乘-累加（MAC）单元、1个单个位累加移位器、1个算术逻辑多位移位器、1个MAC输出限制器和1个数据限制器。1.2 DSP56800E处理器4. 地址产生单元AGUAGU可以直接寻址XAB1和XAB2总线上的224（16M）字，PAB上的221（2M）字。AGU包括7个24位地址寄存器（R0-R5、N）、4个影子寄存器（为R0、R1、N、M01而设）、1个24位专用的堆栈指针寄存器（SP）、2个偏移寄存器（N、N3）、1个16位变址寄存器（M01）、1个24位加法器和1个24位模运算单元。1.2 DSP56800E处理器5. 程序控制器主要负责指令预取、解码、中断处理、硬件自锁和循环。 包括1个锁指令单元和解码器、硬件循环控制单元、中断控制逻辑、程序计数器（PC）、2个为快速中断而设的特殊寄存器、7个用户可以访问的状态和控制寄存器（2级硬件栈、循环地址寄存器（LA）、循环地址寄存器2（LA2）、循环计数寄存器（LC）、循环计数寄存器2（LC2）、状态寄存器（SR）、操作模式寄存器（OMR））。2个为快速中断而设的特殊寄存器包括快速中断返回地址寄存器（FIRA）和快速中断状态寄存器（FISR）。1.2 DSP56800E处理器6. 位操作单元位操作单元执行数据存储器字、外设寄存器和DSP56800E内核寄存器的位域操作。可以操作16位的字内的测试、设置、清0或者翻转单个位或多位。位操作单元也可以为按照位域进行分支的指令来测试字节。1.3 DSP56800E的寻址方式寻址方式指明如何找到一条指令中的操作数（立即数、寄