课程设计(论文)_EDA四路电子抢答器设计报告.docVIP

PAGE PAGE 11 EDA电子抢答器的设计 学 院 电气信息工程学院　　 班 级 信息08—1班　　　　 组 号 第二组 　　　　　　　 组 员 　　　　 　　　　 　　　　 实习日期 2011年6月29日　　　 指导老师 　　　　　　　 北华大学 目录 TOC \o 1-2 \h \z \u HYPERLINK \l _Toc297539357 一、设计题目：EDA电子抢答器的设计 PAGEREF _Toc297539357 \h 2 HYPERLINK \l _Toc297539358 二、目的与任务 PAGEREF _Toc297539358 \h 2 HYPERLINK \l _Toc297539359 三、设计要求 PAGEREF _Toc297539359 \h 2 HYPERLINK \l _Toc297539360 四、设计方案 PAGEREF _Toc297539360 \h 2 HYPERLINK \l _Toc297539361 五、设计内容及程序 PAGEREF _Toc297539361 \h 3 HYPERLINK \l _Toc297539362 （一）抢答鉴别及锁存模块 PAGEREF _Toc297539362 \h 3 HYPERLINK \l _Toc297539363 （二）计分模块 PAGEREF _Toc297539363 \h 5 HYPERLINK \l _Toc297539364 （三）计时模块 PAGEREF _Toc297539364 \h 6 HYPERLINK \l _Toc297539365 （四）译码显示模块 PAGEREF _Toc297539365 \h 7 HYPERLINK \l _Toc297539366 （五）分频模块 PAGEREF _Toc297539366 \h 8 HYPERLINK \l _Toc297539367 （六）抢答器的顶层原理图设计 PAGEREF _Toc297539367 \h 9 HYPERLINK \l _Toc297539368 六、实习总结 PAGEREF _Toc297539368 \h 10 HYPERLINK \l _Toc297539369 七、实习心得与体会 PAGEREF _Toc297539369 \h 10 HYPERLINK \l _Toc297539370 八、参考文献 PAGEREF _Toc297539370 \h 11 设计题目：EDA电子抢答器的设计 二、目的与任务 进一步掌握QUARTUSⅡ软件的使用方法； 会使用VHDL语言设计小型数字电路系统； 掌握应用QUARTUSⅡ软件设计电路的流程； 掌握电子抢答器的设计方法。 三、设计要求 （1）设计一个可以容纳四组参赛队进行比赛的电子抢答器。 （2）具有第一抢答信号的鉴别和锁存功能。在主持人发出抢答指令后，若有参赛者按抢答器按钮，则该组指示灯亮，显示器显示出抢答者的组别。同时，电路处于自锁存状态，使其他组的抢答器按钮不起作用。 （3）具有计时功能。在初始状态时，主持人可以设置答题时间的初始值。在主持人对抢答组别进行确认，并给出倒计时记数开始信号以后，抢答者开始回答问题。此时，显示器从初始值开始倒计时，计到0时停止计数，同时扬声器发出超时警报信号。若参赛者在规定的时间内回答完问题，主持人可以给出计时停止信号，以免扬声器鸣叫。 （4）具有计分功能。在初始状态时，主持人可以给每组设置初始分值。每组抢答完毕后，由主持人打分，答对一次加10分，答错一次减1分。 （5）具有犯规设置电路。对提前抢答者和超时抢答者，给予鸣喇叭警示，并显示规范组别。 四、设计方案 系统的输入信号有：各组的抢答按钮A、B、C、D，系统允许抢答信号STA，系统清零信号CLR，系统时钟信号CLK，计分复位端CLR，加分按钮端ADD，计时使能端EN；系统的输出信号有：四个组抢答成功与否的指示灯控制信号输出口可用如LED_A、LED_B、LED_C、LED_D表示，四个组抢答时的计时数码显示控制信号若干，抢答成功组别显示的控制信号若干，各组计分动态显示的控制信号若干。整个系统至少有三个主要模块：抢答鉴别模块；抢答计时模块；抢答计分模块，其他功能模块（分频模块，输出显示模块）。 抢答鉴别及锁存 抢答鉴别及锁存 分频 计数 计分器 数码管显示 数码管显示 系统组成框图 五、设计内容及程序 （一）抢答鉴别及锁存模块 抢答