课程设计(论文)_自动电子钟.docVIP

燕 山 大 学 课 程 设 计 说 明 书 第 PAGE \* MERGEFORMAT 14 页 共 12 页 第一章 设计说明 1.1设计思路 自动电子钟是应用六个静态数码管显示时、分、秒的。时、分、秒的显示分别对应两个静态数码管。分和秒的设计需要采用从00到59的六十进制循环计数，小时部分需要从00到23的二十四进制循环计数。上电之后从“00：00：00”开始显示。 秒和分的部分分别应用两个74160十进制计数器以并行进位方式连接成六十进制计数器，都采用异部置零端CLRN进行计数，分的部分采用同步置零端LDN进行计数。当给进1HZ的时钟信号后，以秒的进位输出作为分的时钟输入，从而显示分的数值；以分的进位输出作为时的时钟输入，从而显示时的数值，当到达23：59：59时进行下一个循环。 1.2 模块介绍 RCO 进位输出端 CLK 时钟输入端 CLRN 异步清零端（上升沿有效） ENP 计数控制端 ENT 计数控制端 ABCD 并行数据输入端 LDN 同步并行置入控制端 QA--QD 输出端 该设计是使用74160，与非门，反相器三个元器件连接而成的。 74160是同步十进制计数器，其芯片图如下（图1），右侧为各引脚的功能表。 图1 表1 74160功能表如下表2所示 CLK CLRN LDN EP ET 工作状态 x 0 x x x 置零 ↑ 1 0 x x 预置数 x 1 1 0 1 保持 x 1 1 x 0 保持（但c=0） ↑ 1 1 1 1 计数 表2 1.3 真值表 74160真值表如表3所示 输入 output CLK LDN CLRN ENP ENT D C B A QD QC QB QA RCO × × L × × L L L L L ↑ L H × × d c b a d c b a * ↑ H H × L QD QC QB QA * ↑ H H L × QD QC QB QA L ↑ H H H H L L L L L ↑ H H H H L L L H L ↑ H H H H L L H L L ↑ H H H H L L H H L ↑ H H H H L H L L L ↑ H H H H L H L H L ↑ H H H H L H H L L ↑ H H H H L H H H L ↑ H H H H H L L L L ↑ H H H H H L L H H 表3 与非门真值表如表4所示： A B Y 0 0 1 0 1 1 1 0 1 1 1 0 表4 反相器真值表如表5所示： A Y 0 1 1 0 表5 第二章 原理图 2.1 直观图 2.2 秒设计 采用并行进位方式，异步置零法 图3 秒设计图 2.3 分设计 采用并行进位方式，异步置零法 图4 分设计图 2.4 时设计 采用并行进位方式 同步置零法 图5 时设计图 2.5 整体电路图 图6 整体电路图 第三章 波形仿真图 秒的个位向秒的十位进位 图7 秒的十位向分的个位进位 图8 分的个位向分的十位进位 图9 分的十位向时的个位进位 图10 时的个位向时的十位进位 图11 管脚锁定及硬件连线 管脚锁定表 管脚名称 类型 Pin IODS1 output 94 IODS2 output 95 IODS3 output 96 IODS4 output 97 IODS5 output 99 IODS6 output 100 S1 output 127 S2 output 128 S3 output 131 S4 output 132 S5 output 133 S6 output 134 S7 out