集成逻辑门电路分解.ppt

3 集成逻辑门电路 3.1 二、三极管开关特性 3.2 TTL集成逻辑门 3.3 CMOS集成门电路 3.4 逻辑门电路使用中的几个实际问题 上页 下页 后退 模拟电子 PMOS和NMOS由一个共同的信号控制，所以对于任意输入逻辑（0或1）互补的两个管子必然一个导通。 a. 当uI为低电平时 输出电压为高电平UOH ≈ VDD 由于MOSFET在截止时，其漏源极间的等效电阻109Ω以上，而导通时，其等效电阻仅几千欧。 T1管截止， T2管导通。 uI T1 T2 + － g2 g1 s2 d2 uO + － d1 s1 +VDD 两该电路实现了反相逻辑功能 uI T1 T2 + － g2 g1 s2 d2 uO + － d1 s1 +VDD b. 当uI为高电平时 输出电压为低电平 T1管导通， T2管截止。 UOL ≈ 0V 2. CMOS反相器的电压传输特性 a. 反相器的阈值电压为 UT≈1/2UDD b. 传输特性接近理想开关特性。 c. 反相器噪声容限大，抗干扰能力强。 3. CMOS反相器的主要特点 (1) 静态功耗低 反相器稳定工作时总是有一个管子处于截止状态，流过的电流为极小的漏电流，因而静态功耗很低，有利于提高集成度。 由于过渡区变化陡峭，所以低电平噪声容限和高电平噪声容限近似相等。约为0.45UDD。 (2) 抗干扰能力强 为了提高CMOS门电路的抗干扰能力，还可以通过适当提高UDD的方法来实现。 (5) CMOS非门传输延迟较大。 (3) 电源电压工作范围宽，电源利用率高。 标准CMOS电路的电源电压范围很宽，可在3~18V范围内工作。 CMOS反相器的输出电压摆幅大，UOH=UDD, UOL=0V CMOS门的扇出系数一般大于50。 (4) 扇出能力强 +VDD CL uO + － uI =1 s1 s2 uI为高电平 uO uI为低电平 CL + － uI =0 s1 s2 iL iL 反相器电路 uI T1 T2 + － g2 g1 s2 d2 uO + － d1 s1 CL +VDD +VDD 当考虑负载及连线等效电容CL时的等效电路 4. CMOS逻辑门 (1) CMOS与非门电路 (2) CMOS或非门电路 (3) CMOS与非门与CMOS或非门电路的比较 a.与非门的驱动管是由多个NMOS管串联构成，有几个输入端，就有几个管子串联，其输出低电平是各驱动管D、S极间导通电压的和。 故与非门的UOL的值较高，为保证UOL不超过UOLmin，其输入端一般不超过三个。 b.或非门的驱动管是由多个NMOS管并联构成的， 有几个输入端，就有几个管子并联。其输出低电平是一个驱动管的D、S极间导通电压，增加输入端数，不会提高UOL的值。 或非门的输入端数不受UOL取值的限制。 因此，在CMOS数字集成电路中是以或非逻辑为基础的。 3.3.2 CMOS传输门 1. CMOS传输门及符号 传输门（Transmission Gate，简称TG门） ——一种传输模拟信号（也包括数字信号）的模拟开关。 TP和TN结构对称。 其漏极和源极可互换。 两管的栅极由互补的信号C和 来控制。 2. 工作原理 输入信号uI在0~10V之间变化 两管的开启电压 |UP|=|UN|=2V 设: VDD=10V (1) 当C接低电平0V，uI取0~10V范围内的任何值时 TN、 TP均不导通，开关是断开的。 (2) 当C端接高电压10V时 同时当uI在2~10V范围内变化时TP导通。 uI在0~8V范围内变化 TN导通 综上所述，当C接高电平时，uI在0~VDD之间变化时，TP与TN始终有一个导通，即开关始终是接通的。 另外，由于两个管子的漏极和源极是可互换的，因此，传输门是双向的，输入和输出可以互换。 1. 各种门电路之间的接口 TTL电路和CMOS电路接口时，无论是用TTL电路驱动CMOS电路还是用CMOS电路驱动TTL电路，驱动门都必须为负载门提供合乎标准的高、低电平和足够的驱动电流。 (1) TTL电路与CMOS电路的接口 当多种逻辑器件混合使用时，一般需要考虑的是电平是否兼容以及带负载能力两方面。 a. 用TTL电路驱动CMOS电路 (a) 当用TTL电路驱动4000系列和HC系列CMOS电路(两者的电源电压相近)时，必须设法将TTL电路的输出高电平提升到3.5V以上。此时可以在TTL电路的输出端接一个上拉电阻至电源UCC(+5V)。 如果CMOS电路