计算机组成原理第四章2.ppt

§4.1机器数的加减运算及其实现 补码加法特点: 符号与数值部分都参加运算 运算结果按2取模(小数),或按2n取模(整数) 运算结果仍为补码形式 补码相加的规则总结： 若两数的符号不同，相加的结果即为和的补码 若两数符号相同，相加后若其符号不变，结果正确 若两数符号相同，相加后若其符号改变，结果错误: 负溢出、正溢出 当发生错误时，采用除以比例因子H的方法求解 §4.1机器数的加减运算及其实现 三、补码减法 原理：减法运算转换为加法运算 性质三：两数之差的补码等于被减数的补码与负的减数补码之和 [X-Y]补=[X]补+[-Y]补 例：两正数相减，被减数大于减数。已知X＝+11001，Y＝+10001，求真值X-Y §4.1机器数的加减运算及其实现 解：[X]补=00.11001， [Y]补＝00.10001 [-Y]补＝11.01111 [X-Y]补=[X]补+[-Y]补 ＝00.11001+11.01111 §4.1机器数的加减运算及其实现 例：两正数相减，被减数小于减数。已知X＝+10011，Y＝+11001，求真值X-Y 解：[X]补=00.10011，[-Y]补＝11.00111 [X-Y]补=[X]补+[-Y]补 ＝ 00.10011 + 11.00111 §4.1机器数的加减运算及其实现 例：两负数相减，被减数大于减数。已知X＝-10011，Y＝-11001，求真值X-Y 解：[X]补=11.01101，[-Y]补＝00.11001 [X-Y]补=[X]补+[-Y]补 ＝ 11.01101 + 00.11001 §4.1机器数的加减运算及其实现 例：两负数相减，被减数小于减数。已知X＝-11001，Y＝-10011，求真值X-Y 解：[X]补=11.00111，[-Y]补＝00.10011 [X-Y]补=[X]补+[-Y]补 ＝ 11.00111 + 00.10011 §4.1机器数的加减运算及其实现 补码加减法运算规则总结: 参加运算的操作数用补码表示 符号位与数值位一起参加运算 若为加法操作,则两数直接相加;若为减法,则减数连同符号位一起变反加1,再与被减数相加 运算的结果仍然是补码的形式. §4.1机器数的加减运算及其实现 例:已知X=+110110,Y=-110011,求 X+Y, X-Y. 解: 设机器字长为8,则: [X]补[Y]补 [-Y]补[X+Y]补= [X]补+ [X]补, [X-Y]补= [X]补+ [-X]补 §4.1机器数的加减运算及其实现 四、补码加减法线路的实现 逻辑电路如图所示： §4.1机器数的加减运算及其实现 图中各个部件的名称和功能是： F 表示多位并行加法器，它的功能是接收参加运算的两个数X和Y，实现加法运算，并在输出端给出本次运算结果。加法器的最低一位可以接收一个进位信号1→F。 X和Y 临时存放参加运算数据的两个寄存器，X还用来保存运算的结果。 A “与”门，功能是控制寄存器X输出的内容是否送到加法器F的左输入端，用X→F信号控制。 C “与”门，功能是控制加法器F的运算结果是否写回寄存器X，用F→X信号控制。 B “与或”门，功能是通过控制信号Y→F和→F分别把Y寄存器中的内容是原数据送加法器F还是各位取反后送加法器F。 §4.1机器数的加减运算及其实现 运算原理如下： 参加运算的两个数被送到寄存器X和Y，以补码的形式保存。要实现[X+Y]补→X，需给出X→F、Y→F两个控制信号，就可以把[X]补和[Y]补送入加法器F的两个输入端，加法器再完成两个补码[X]补和[Y]补的相加。加法完成之后，再通过F→X命令，把相加结果送入寄存器X。 若要完成[X-Y]补→X，“与”门A送出的还是[X]补，但“与或”门B送出的应是Y每一位的取反值，并在加法器的最低位加进位信号1→F，这样就得到[-Y]补，通过加法器F相加，就实现了[X]补+[-Y]补，也就是[X-Y]补。再通过F→X命令，把[X-Y]补送入寄存器X。 §4.2 定点数乘法及其实现 一、原码一位乘法及其实现 乘法规则： 符号由两数的符号位异或得到 数值部分是两数的绝对值相乘之积 例：有两个数X和Y [X]原=XsX1X2 …Xn [Y]原=YsY1Y2 …Yn 则 [X×Y]原=[X]原×[Y]原。 乘积的符号位为：Xs⊕Ys 乘积的数值部分为：（X1X2 …Xn）