实验二不描述加法器设计.ppt

实验二加法器设计 程序设计方法 图形输入方法 实验二 加法器设计（一） 图形输入加法器设计（三） 4位超前进位加法器 LIBRARY IEEE; USE IEEE STD_LOGIC_1164.ALL; ENTITY adder4 IS PORT (a, b：IN STD_LOGIC_VECTOR (3DOWN TO 0 ) ci：IN STD_LOGIC; sum：OUT STD_LOGIC_VECTOR (3 DOWN TO 0 ); cout：OUT STD_LOGIC); END adde4r； ARCHITECTURE rtl_adder4 OF adder4 IS SIGNAL g, p, c：STD_LOGIC_VECTOR (3 DOWN TO 0 )； BEGIN p(0) = a(0) OR b(0); p(1) = a(1) OR b(1); p(2) = a(2) OR b(2); g(0) = a(0) AND b(0); qq(2):=not(A(2)) xor not(b(2)); sq(2):=not(qq(2)) xor not(cq(1)); IF(A(2) XOR B(2)=1) THEN