计算机组成原理实验一分解.ppt

AR跳线器拨在左边，同时开关AR拨在“1”电平 AR跳线拨左边 AR开关拨“1” */25 四、实验连线-连线及跳线完毕 */25 五、实验步骤 连接线路，仔细检查核对后接通电源。 用二进制数据开关KD0-KD7向DR1和DR2寄存器置入8位运算数据。 检验DR1和DR2置入的数据是否正确。 */25 */25 步骤2. 8位运算数据的置入 调拨8位数据开关KD7-KD035H） ，准备向DR1送二进制数据。 数据输出三态缓冲器门控信号ALUB=1（关闭）。 数据输入三态缓冲器门控信号 SWB=0（打开）。 数据锁存DRi控制信号LDDR1=1（打开），同时，LDDR2=0（关闭）。 打入脉冲信号T4 ，将数据35H置入DR1。 重复步骤1-5，同理将数据48H KD7-KD0入DR2 LDDR1=0（关闭），同时，LDDR2=1（打开） */25 步骤2. 8位运算数据的置入 通过8位数据开关KD0-KD7输入35H 关闭输出三态门 ALUB=1 打开输入三态门 SWB=0 打开DR1控制信号LDDR1=1 关闭DR2控制信号LDDR2=0 打入脉冲信号T4 通过8位数据开关KD0-KD7输入48H 按下“复位”键 发出总清信号 */25 步骤3.检验DR1和DR2置入的数据 数据输出三态缓冲器门控信号ALUB=0（打开）； 数据输入三态缓冲器门控信号SWB=1（关闭）； 数据锁存DRi控制信号LDDR1、LDDR2=0（关闭） 设置开关M 、开关S3、S2、S1、S0 相应值 如M=1，S3、S2、S1、S0=1111，验证8位数据 DR1；S3、S2、S1、S0=1010验证8位数据DR2。 步骤3.检验DR1和DR2置入的数据 打开输出三态门 ALUB=0 关闭输入三态门 SWB=1 关闭DR1控制 LDDR1=0 关闭DR2控制 LDDR2=0 设置功能选择开关M=1 S3S2S1S0=1111，验证DR1置入数据 设置功能选择开关M=1 S3S2S1S0=1010，验证DR2置入数据 验证DR1置入数据 验证DR2置入数据 */25 * * 计算机组成原理实验 */25 龙 海 2015年下期 一、实验目的 三、实验原理 四、实验连线 五、实验步骤 实验一 8位数据置入实验 二、实验设备 */25 一、实验目的 初步掌握DVCC实验平台以及常用芯片的工作原理。 掌握模型机数据传送通路的基本工作原理。 */25 二、实验设备（平台）DVCC实验机平面图 */25 * * 实验箱介绍 灯亮表示1，灯灭表示0 开关的值（0或1）标在开关组的旁边 跳线器拨左边为手动方式 拨右边为自动方式 * * 导线 实验使用排线，一根排线相当于2～8根导线 8线 2线 * * 实验接线 注意：1.接线时必须断电 2.接线时注意高位对高位， 低位对低位 （实验箱上白点为低位） */22 三、实验原理 三、实验原理 运算器的两个数据输入端分别由两个锁存器（74LS273）锁存。 锁存器的输入连至数据总线，数据开关（INPUT DEVICE）用来给出参与运算的数据，并经过一三态门（74LS245）和数据总线相连。 数据显示灯（BUS UNIT）已和数据总线相连，用来显示数据总线内容。 */25 */22 74LS245总线收发器(双向三态门电路) */22 74LS273 8D锁存器 运算器数据通路图(图3-1) DR1 DR2 数据输入三态缓冲器门控信号 SWB ,数据输出三态缓冲器门控信号ALUB 数据锁存DR1打入脉冲信号 LDDR1 ,数据锁存DR2打入脉冲信号 LDDR2 运算器的输入由两个锁存器74LS273锁存并送入运算器 运算器的数据来源由8位数据开关KD0-KD7输入 运算器由两片74LS181并/串而成 运算器的输出经过三态门74LS245到BUSD0-D7 内部数据线通过LZD0-D7显示灯显示 运算器的输入经过三态门74LS245到外部数据总线并送入锁存器锁存 */25 运算器数据通路图(简化版) */25 四、实验连线 仔细查看试验箱，按以下步骤连线 1）ALUBUS连EXJ3 2) ALU01连BUS1 3) SJ2连UJ2 4) 跳线器J23上T4连SD 5) LDDR1,LDDR2,ALUB,SWB四个跳线器拨在左边 6) AR跳线器拨在左边，同时开关AR拨在“1”电平 */25 四、实验连线-未连线 */25 四、实验连线-ALUBUS连EXJ3 */25 四、实验连线- ALU01连BUS1 */25 四、实验连线-