數字逻辑专题实验报告.docxVIP

数字逻辑专题实验实验报告基于CPLD／FPGA的出租车计费器的设计实验题目设计一个基于CPLD／FPGA的出租车计费器，并实现如下功能：A计数器对百米脉冲进行累加，并输出实际公里数的BCD码给译码动态扫描模块。每计满500送出一个脉冲给B计数器。同时可以设置起步公里数。B计数器实现步长可变(即单价可调)的累加计数，每500米计费一次。可以设置起步价格、每公里价格等。译码／动态扫描将路程与计费的数值译码后用动态扫描的方式驱动数码管显示。数码管显示将公里数和计费金额分别用三位LED数码管显示(两位整数，1位小数)。实验目的学会综合运用组合逻辑、时序逻辑设计数字系统电路的方法学会使用EDA软件（MAX+PLUSII）设计调试电路的方法掌握CPLD（复杂可编程逻辑器件）技术的层次化电路设计掌握计数器、加法器、寄存器、锁存器及各种门的综合应用系统设计方案系统设计总体图图 1 系统设计总体图系统整体输入输出定义10hz_input_by_wheet系统从这里输入出租车前进时轮胎上传感器发出的信号，本系统中假设出租车每前进一米，该输入收到一个脉冲。1khz系统从这里输入1kHz信号，作为数码管的扫描信号。resetreset信号输入为0时，表示出租车空驶；为1时表示出租车上有乘客。a b c d e f g及led1-6系统结果输出端，分别连接实验装置中数码管的a b c d e f g输入及各