同步时序逻辑电路的设计方法.pptVIP

同步时序逻辑电路的设计方法 逻辑抽象，得出电路的状态转换图或状态转换表； 状态化简； 状态分配； 选定触发器的类型，求出电路的状态方程、驱动方程和输出方程； 根据得到的方程式画出逻辑图； 检查设计的电路能否自启动。 * 例 设计一个同步5进制加法计数器 * （2）状态分配，列状态转换编码表。 (1）根据设计要求，设定状态， 画出状态转换图。该状态图不须化简。 状态转换表 （3）选择触发器。选用JK触发器。 （4）求各触发器的驱动方程和进位输出方程。 画出电路的次态卡诺图。 * 将电路的次态卡诺图进行分解，并将由这些卡诺图化简得到的状态方程化为JK触发器特性方程的形式： * 再画出输出卡诺图 可得电路的输出方程： * （5） 将各驱动方程与输出方程归纳如下： （6）画逻辑图。 利用逻辑分析的方法画出电路完整的状态图。 * （7）检查能否自启动 可见，如果电路进入无效状态101、110、111时，在CP脉冲作用下，分别进入有效状态010、010、000。所以电路能够自启动。 * S0——初始状态或没有收到1时的状态； 例 设计一个串行数据检测器。该检测器有一个输入端X，它的功能是对输入信号进行检测。当连续输入三个1（以及三个以上1）时，该电路输出Y=1，否则输出Y=0。 解： （1）根据设计要求，设定状态:： S2——连续收到两个1后的状态； S1——收到一个1后的状态； S3——连续收到三个1（以及三个以上1）后的状态。 （3）状态化简。 观察上图可知，S2和S3是等价状态，所以将S2和S3合并，并用S2表示，得简化状态图: * （2）根据题意可画出原始状态图： （4）状态分配。 该电路有3个状态，可以用2位二进制代码组合（00、01、10、11）中的 三个代码表示。本例取S0=00、S1=01、S2=11。 * （5）选择触发器。 本例选用2个D触发器。 编码后的状态图 （6）求出状态方程、驱动方程和输出方程。 列出D触发器的驱动表、画出电路的次态和输出卡诺图。 * 由输出卡诺图可得电路的输出方程： 触发器的次态和输出卡诺图 0 Q 0 n 1 01 10 00 0 Y 0 0 11 × 1 Q n X 0 × 0 1 根据次态卡诺图和D触发器的驱动表可得各触发器的驱动卡诺图： 由各驱动卡诺图可得电路的驱动方程： * 各触发器的次态和输出卡诺图 （7）画逻辑图。根据驱动方程和输出方程，画出逻辑图。 （8）检查能否自启动。 * 集成计数器的应用 * * （1）同步级联。 例：用两片4位二进制加法计数器74161采用同步级联方式构成的8位二进制同步加法计数器，模为16×16=256。 1．计数器的级联 （2）异步级联 例：用两片单时钟4位二进制可逆计数器74191采用异步级联方式构成8位二进制异步可逆计数器。 * （3）用计数器的输出端作进位/借位端 有的集成计数器没有进位/借位输出端，这时可根据具体情况， 用计数器的输出信号Q3、Q2、Q1、Q0产生一个进位/借位。 * 例：如用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 模为10×10=100 2．组成任意进制计数器 （1）异步清零法 异步清零法适用于具有异步清零端的集成计数器。 * 例：用同步十进制加法计数器74160（具有异步清零端）和与非门组成的6进制计数器。 （2）同步清零法 同步清零法适用于具有同步清零端的集成计数器。 例：用集成同步四位二进制计数器74163（具有同步清零端）和与非门组成的6进制计数器。 * （3）异步预置数法 异步预置数法适用于具有异步预置端的集成计数器。 例：用集成四位二进制可逆计数器74191（具有异步预置数端）和与非门组成的余3码10进制计数器。 * （4）同步预置数法 同步预置数法适用于具有同步预置端的集成计数器。 例：用集成十进制加法计数器74160（具有同步预置数端）和与非门组成的7进制计数器。 * 例 用十进制加法器74160（具有异步清零端）组成48进制计数器。 * 先将两芯片采用同步级联方式连接成100进制计数器， 然后再用异步清零法组成了48进制计数器。 解：因为N＝48，而74160为模10计数器，所以要用两片74160构成此计数器。 * 3．组成分频器 模N计数器进位输出端输出脉冲的频率是输入脉冲频率的1/N，因此可用模N计数器组成N分频器。 解： 因为32768=215，经15级二分频，就可获得频率为1Hz的脉冲信号。因此将四片74161级联，从高位片（4）的Q2输出即可。 例 某石英晶体振荡器输出脉冲信号的频率为32768Hz，用四位二进制加法器74161组成分频器，将其分频为频率为1Hz的脉冲信号。