设计一个串行累加器实验报告分解.docVIP

广西大学实验报告纸 _______________________________________________________________________________ 实验内容___________________________________________指导老师 【实验名称】 设计一个串行累加器 【实验目的】 学习用中规模双向移位寄存器逻辑功能集成电路的使用方法。 熟悉移位寄存器的应用——构成串行累加器和环形计数器。 【设计任务】 用移位寄存器设计一个串行累加器。要求将已分别存于四位移位寄存器和中的两个二进制数A、B按位相加，其和存于移位寄存器中。(提供器件：74LS194、74LS74、74LS183等) 【实验用仪器、仪表】 数字电路实验箱、万用表、74LS194、74LS74、74LS183等。 【设计过程】 累加器是由移位寄存器和全加器组成的一种求和电路，它的功能是将本身寄存的数和另一个输入的数相加，并存在累加器中。移位寄存器是具有移位功能的寄存器。移位的方向取决于移位控制端S的状态。本实验用的双向移位寄存器74LS194逻辑功能如表1所示,引脚排列见图1，串行累加器结构图如图2所示， 全加器的逻辑符号及管脚排列见如图3所示。 表1 74LS194逻辑功能表 序 号 输出端 输出 功能 清零