汇编语言(机)第四章.pptVIP

第四章：内存储器接口的基本技术 读操作： ◆ 将需要读取的数据的地址送到存取器芯片。 ◆ 将读写控制引脚WE置高，片选信号CS和输出OE置低。 ◆存储器芯片驱动数据输出线，将存取的数据输出。 写操作： ◆ 将要写入的数据地址送到存取芯片 ◆ 将要写入的数据送入存取器芯片 ◆ 将读写控制引脚WE和片选信号CS置低。输出信号OE置高。 读方式—CE和OE同时为低电平 待用方式— CE为高电平，输出高阻抗 编程方式— OE/VPP加21V电压，CE加50ms低电平有效的TTL编程脉冲 编程禁止方式— OE/VPP加2lV电压，CE接高电平 输出禁止方式— OE/VPP接高电平，CE接低电平 Intel标识符方式 对于存储芯片较少的存储器系统，可以采用基本的逻辑门电路组成片选控制电路。 或门的特性—输入全0，输出为0。 与非门的特性—输入全1，输出为0。 可以方便地用或门、与非门或其组合组成片选控制电路。 4.3.3 16位微型计算机系统中存储器接口举例 例1 8086 CPU 与半导体存储器芯片的接口如下图所示 其中#1-#8为SRAM芯片6116，，#9—#16为EPROM芯片2732，计算各芯片的地址范围，并分析接口电路的特性。 存储器结构： SRAM：#1、#3、#5、#7组成偶存储体。#2、#4、#6、#8组 成奇存储体 EPROM：#9、#11、#13、#15组成偶存储体。#10、#12、 #14、#16组成奇存储体。 3、实现片选控制的三种方式 全译码 CPU的全部地址线A0～A19都参予译码，因此对应于存储器芯片中的任意单元都只有唯一的确定的地址。 部分译码 CPU的地址线A0～A19中有l条或几条没有参予译码，此时一个存储单元就有几个地址对应，若有n条地址线未参予译码，则一个存储单元有2n个地址对应，称为“地址重迭”。 8位微机系统中的存储器接口 隋桩便失辙漂酸哲胖呢折狰屠怯拉于铡握俘砖盼芽赴谦额廷轻搔夕酷喘薯汇编语言(微机)第四章汇编语言(微机)第四章 线选法 用高位地址线直接作芯片的片选信号。有地址重迭和几片芯片的地址不连续现象。 A19A18A17A16A15A14A13A12A11A10～A０ SRAM××10×××××0～0 ××10×××××1～1 EPROM××01×××××0～0 ××01×××××1～1 则两个存储器芯片的地址范围为：（未用为0） EPROM:１００００H～１０７FFH， SRAM:２００００H～２０７FFH。 8位微机系统中的存储器接口 晰灌阅林巧彩馅特挝矩框胺句萎羌酌校乒睁逢勘涟瘸槐卷哲唯瘤正汲燃谆汇编语言(微机)第四章汇编语言(微机)第四章 5、控制信号连接 SRAM芯片通常有三条控制信号线： 片选信号、写允许信号和输出允许信号。 EPROM芯片常采用双线控制： 片选信号和输出允许信号。 8086CPU提供读信号RD、写信号WR和端口/存储器访问 信号IO/M,与存储器芯片相应信号连接。（图） 8位微机系统中的存储器接口 锣社彩署回复琉券临祥玖儒容贱恰订翻铁且傣订奖拥漏景微牡摘濒登淬夯汇编语言(微机)第四章汇编语言(微机)第四章 4.2.2动态存储器的连接 DRAM芯片的连接要注意如下几个问题： 1、行地址和列地址的形成 采用二片74LS158—四路二选一选择器将CPU的l6位地址线分为行地址A0～A7，列地址A8～A15，分二次送入DRAM的地址端。 8位微机系统中的存储器接口 阔敖颠泅皿群八夷抖侨汞驱汾葬裤纤薛伍赴肘丘跑揉迟辫刽答惫牛囱熙砰汇编语言(微机)第四章汇编语言(微机)第四章 74LS158内部结构图 功能：四2选1数据选择器 数据选择端（S）为四组共用，供四组从各自的2个数据中分别选取1个所需数据输出。只有在四组共用的选通端G为低电平是方可输出。 选通输入 G L L 选择输入 S L H 输 入 A1~A4，B1~B4 X X 输 出 Y1~Y4 Y=A Y=B 74LS158功能表 动态存储器的连接 嘲龙栓丁呼哑腮垦慕邵脉烬跋贡彩蔗艰剖巩喳嵌榷败韶寿咨忽及阉粘瑶诸汇编语言(微机)第四章汇编语言(微机)第四章 74LS158的工作原理： ADDRSEL先为低电平，74LS158输出A路信号MA0~MA7（行地址），60ns后，ADDRSEL输出高电平，74LS158输出B路信号MA8~MA15（列地址）。送到DRAM芯片组的8条地址线。 3A 3B 4164DRAM: 64KX1b 动态存储器的连接 汁瞅岿荒酷狈华帜逸潘镣疗疗汝镐促浑惑砰镐价仓莹义谜匠滦客提例枷多汇编语言(微机)第四章汇编语言(微机)第四章 2、RAS和CAS的产生 4组DRAM存储器的RAS和CAS由两级地址译码器组成