第5章存储统.ppt

本章主要内容 微型机的存储系统、分类及其特点 半导体存储芯片的外部特性及其与系统 的连接 存储器扩展技术 5.1 概 述 内容： 微型机的存储系统 半导体存储器的基本概念 存储器的分类及其特点 微型机的存储系统 将两个或两个以上速度、容量和价格各不相同的存储器用硬件、软件或软硬件相结合的方法组织起来 这样就构成了计算机的存储系统。 系统的存储速度接近最快的存储器，容量接近最大的存储器。 微型机的存储系统 Cache存储系统 解决速度问题 虚拟存储系统 解决容量问题 存储系统的层次结构 由上至下容量越来越大，速度越来越慢，价格越来越低 两大类——内存、外存 内存——存放当前运行的程序和数据。 特点：快，容量小，随机存取，CPU可直接访问。 通常由半导体存储器构成 RAM、ROM 外存——存放非当前使用的程序和数据。 特点：慢，容量大，顺序存取/块存取。需调入内存后CPU才能访问。 通常由磁、光存储器构成，也可以由半导体存储器构成 磁盘、磁带、CD-ROM、DVD-ROM、固态盘 内存储器的分类 内存储器 随机存取存储器（RAM） RAM 只读存储器（ROM） 只读存储器 主要技术指标 存储容量 存取时间和存取周期 平均故障间隔时间（MTBF）（可靠性） 功耗 CPU读写存储器的时间必须大于存储芯片的 额定存取时间 半导体存储器 由能够表示二进制数“0”和“1”的、具有记忆功能的一些半导体器件组成。如触发器、MOS管的栅极电容等。 能存放一位二进制数的器件称为一个存储元。 若干存储元构成一个存储单元。 半导体存储器芯片的结构-典型的RAM的示意图 (1) 存储体 一个基本存储电路只能存储一个二进制位。 将基本的存储电路有规则地组织起来，就是存储体。 存储体又有不同的组织形式： --将各个字的同1位组织在一个芯片中， 如：8118 16K*1（DRAM） --将各个字的 4位 组织在一个芯片中， 如：2114 1K*4 （SRAM） --将各个字的 8位 组织在一个芯片中， 如：6116 2K*8 （SRAM）。 (2) 外围控制电路 地址译码器、I/O电路、片选控制端CS 、输出缓冲器等 单译码方式 双译码方式 5.2 随机存取存储器 要求掌握： SRAM与DRAM的主要特点 几种常用存储器芯片及其与系统的连接 存储器扩展技术 一、静态存储器SRAM 特点： 存储元由双稳电路构成，存储信息稳定。 典型SRAM芯片 了解： 主要引脚功能 工作时序 与系统的连接使用 SRAM 6264芯片 容量：8K×8 芯片外部引线图 SRAM 6264芯片逻辑符号 6264芯片的主要引线 地址线： A0～A12 数据线： D0～ D7 输出允许信号：OE 写允许信号： WE 选片信号： CS1、CS2 (一般CS2 =1) 6264的工作方式和工作过程 6264的工作过程 读操作 写操作 存储器读时序图 存储器写时序图 6264芯片与系统的连接 CPU与M连接时的几点考虑： 1 CPU总线时序与M的读写时序 高速CPU与低速M间的速度若不匹配，应在CPU访问M的周期内插入等待脉冲TW。下面仅考虑两者匹配。 2 CPU总线的负载能力 系统总线一般能带1~几个TTL负载。系统总线需驱动隔离时，DB要双向驱动，AB与CB则单向驱动，驱动器的输出连至M或其他电路。下面仅考虑不需驱动。 3．M结构的选定 CPU的DB有8、16、32、64位等几类，相应M的结构分为单体、2体、4体、8体等。CPU与M连接时，M是单体结构还是多体结构。下面先仅考虑两者D相等。 4．片选信号（片外）及片内地址产生机制 由于M芯片的容量是有限的，微机中M的总容量一般远大于M芯片的容量，因此，M往往由多片M芯片组成，在CPU与M芯片之间必须设有片选择译码电路，一般由CPU的高位地址译码产生片选，而低位地址送给存储器芯片的地址输入端，以提供存储芯片内部的行、列地址。 5．DRAM控制器（DRAM与CPU连接专用） 它是CPU和DRAM芯片之间的接口电路，目前已生产出不同型号的集成芯片（带刷新电路）。它将CPU的信号变换成适合DRAM芯片的信号，不同的计算机系统有不同的DRAM控制器。后面再讨论DRAM 。 译码电路 作用: 将输入的一组二进制编码变换为一个特定的控制信号，即：将输入的一组高位地址信号通过变换，产生一个有效的控制信