第4章存儲器系统.docVIP

第4章 存储器系统 一、存储器分类 A、按与CPU的连接和功能分类： A、主存储器（主存、内存） B、辅助存储器（辅存、外存） C、高速缓存（Cache） B、按存取方式分类： A、随机存取存储器（RAM）：可读可写 B、只读存储器（ROM）：只能读不能写 二、主存的组成与操作 A、（1）存储元件（存储元、存储位） 能够存储一位二进制信息的物理器件。存储元是存储器中最小的存储单位。 （2）作为存储元的条件： ① 有两个稳定状态，对应二进制的“0”、“1” 。 ② 在外界的激励下，可写入“0”、“1”。 ③ 能够识别器件当前的状态。即可读出所存的“0”、“1”。 B、存储单元 由一组存储元件组成，可以同时进行读写。 C、存储体（存储阵列） 把大量存储单元电路按一定形式排列起来，即构成存储体。存储体一般排列成阵列形式， 所以又称存储阵列。 D、存储单元的编址 ① 按字节编址：相邻的两个单元是两个字节。 ② 按字编址：相邻的两个单元是两个字。 三、主存的基本组成 四、主存与CPU的连接及主存的操作 五、存储器的主要性能指标 1．存储容量： 存储容量的表示： ①在以字节为编址单位的机器中，常用字节表示存储容量。 例如：4MB表示主存可容纳4兆个字节信息。 ②对于存储器芯片，用存储单元数×每个单元的位数表示。 例如：512k×16位，表示主存有512k个单元，每个单元为16位。 2．存储容量的主要计量单位： 1K=1024 1M=1024K=220 1G=1024M=230 3．容量与存储器地址线的关系: 1K=210 需要 10 根地址线 1M =220 需要 20 根地址线 256M =228 需要 28 根地址线 六、存储器系统的层次结构 1、存储器系统的多级层次结构通常由三级存储器组成，即：Cache —— 主存 —— 辅存 2、三级存储层次结构 3、多级存储层次结构 七、静态RAM的工作原理及芯片结构 1、SRAM存储器芯片结构 （1）字片式结构的存储器芯片 访存地址仅进行一个方向译码。又称为单译码方式或一维译码方式。 （2）位片式结构的存储器芯片 2、刷新: SRAM是靠__触发器电路__存储信息的，所存的信息表现为双稳态电路的电平，所以不需要刷新。 DRAM是靠___电容__存储信息的，所存信息表现为电容上的电荷。由于电路中存在一定的漏电流，致使电容慢慢放电，导致所存信息丢失。因此必须在电容放电到一定程度 前，重新写入信息，这一过程称为刷新。 3、DRAM刷新方式 ① 集中式刷新 ② 分散式刷新 ③ 异步式刷新 4、刷新最大周期 设存储电容为C，其两端电压为u，电荷Q＝C?u，则泄漏电流为： ∴刷新间隔为: 若C＝0.2pf，△u＝1V，I＝0.1nA，则刷新间隔为 △t就是刷新最大间隔，即刷新最大周期。 八、半导体只读存储器(ROM) 1、所需的芯片数量： 例：用2114芯片(1K×4位)组成32K×8位的存储器，所需芯片数为： 2、如何把许多芯片连接起来 A、通常存储器芯片在单元数和位数方面都与实际存储器要求有很大差距，所以需要在字方向和位方向两个方面进行扩展。 B、按扩展方向可分为：位扩展、字扩展、字和位同时扩展。 （1）位扩展的连接方法： ① 将各存储器芯片的地址线、片选线和读/写线并联。 ② 将各存储器芯片的数据线分别接到数据总线的对应位上。 例：用2114芯片构成1K×8位的存储器。 结果： （2）字扩展的连接方式： ① 将所有芯片的地址线、数据线、读/写控制线并联。 ② 由片选信号区分被选芯片。各芯片的片选信号分别接到存储器高位地址译码器的输出端的相应位上。 例：用16K×8位的芯片构成64K×8位的存储器，并写出各芯片的地址范围。 结果： 分析：64K×8位的存储器需要16位地址线A15～A0，而16K×8位的芯片的片内地址线为14根，所以用16位地址线中的低14位A13～A0进行片内寻址，高两位地址A15、A14用于选择芯片，即选片寻址。 设存储器从0000H开始连续编址，则四块芯片的地址分配： 第一片地址范围为：0000H～3FFFH 第二片地址范围为：4000H～7FFFH 第三片地址范围为：8000H～BFFFH 第四片地址范围为：C000H～FFFFH （3）字和位同时扩展的连接方式： ① 所有芯片的片内地