计数译码显示电路的设计.docxVIP

计数、译码、显示电路的设计一、实验目的1、掌握中规模集成计数器（74LS160、74LS161）的使用及功能测试方法。2、掌握用中规模集成计数器构成N进制计数器。3．实验内容及要求 在实际应用中，往往需要多片计数器构成多位计数状态即计数器的级联方法。级联可分为串行进位和并行进位两种。串行进位的级联电路其缺点是速度较慢。并行进位（也称超前进位）后者比前者的速度大大提高。下面是分别用复位法、置数法实现60进制计数器二、知识要点1、概述：计数器是一个用以实现计数功能的时序部件。它不仅可用来计脉冲数，还常用作数字系统的定时，分频和数字运算的逻辑功能。计数器种类很多。按材料来分有TTL型及CMOS型，按工作方式来分有同步计数器和异步计数器。根据计数制的不同分为二进制计数器、十进制计数器和N进制计数器。根据计数的增减趋势，又分为加法、减法和可逆计数器。还有可预置数和可编程功能计数器等等。2、TTL型四位二进制同步计数器74LS160功能介绍：本次实验选用TTL型四位二进制同步计数器74LS160。它的主要功能有：（a）异步清除：当CLR’=0，LD’=1时Q0Q1Q2Q3=0000（b）同步预置：当LD’=0，CLR’=1时在CP上升沿作用下，Q0Q1Q2Q3=D0D1D2D3。（c）计数：CLR’=1，LD’=1当使能端ETP=ETT=1时，对CP脉冲实现同步计数。（d）锁存：当使能端ETP=0或ETT=0时，计数器禁止计数，为保持状态。状态功能输入输出CLR’LD’ETPETTCPD3D2D1D0D3D2D1D0清零01×××××××0000置数10××↑D3D2D1D0D3D20D1计数1111↑××××计数保持110××××××保持11×0×××××74LS160 功能表3、74LS161构成 N进制计数器的方法：采用复位法或置位法通过在片外添加适当反馈逻辑即可实现任意模（M）计数器。本实验以模10计数器为例说明之：（a）复位法：利用清除端构成。即当计数计到M时，例如M=10则Q3Q2Q1Q0=1010（十进制10）时通过反馈逻辑使CLR’=0,强制计数器清零。该电路由于1010状态只是瞬间，工作不太可靠，因此很少采用。 （b）置位法：利用预置端构成。把计数器输入端D0D1D2D3全部接地。当计数器计到M—1时，例如1001（十进制9时）通过反馈逻辑使LD’=0,则当第十个CP到来时，计数器输出端为Q0Q1Q2Q3=0000。这样可以克服利用清除端构成的计数器的缺点。 三、实验内容在实际应用中，往往需要多片计数器构成多位计数状态即计数器的级联方法。级联可分为串行进位和并行进位两种。串行进位的级联电路的缺点是速度较慢。并行进位（也称超前进位）后者比前者的速度大大提高。下面是分别用复位法和置数法，实现60进制计数器。四、实验步骤（1）用两块74LS160设计一个异步清零发的60进制计数器，数码显示（00~59）。要求画出电路图、分析原理及写出测试结果（状态转换图或测试表格）。A）60进制计数器实验电路B) 测试结果C) 原理分析（2）设计异步清零法：要求设计 “学号—30=48” 进制计数器。要求画出电路图、分析原理及写出测试结果（状态转换图或测试表格）。A）“学号—30=48” 进制计数器B）测试结果C) 原理分析（3）设计同步置数法计数器：要求设计 “学号—30=48” 进制计数器。要求画出电路图、分析原理及写出测试结果（状态转换图或测试表格）。A）“学号—30=48” 进制计数器B）测试结果C) 原理分析四、实验总结本次实验总体效果较为满意。一步熟悉了MAXplus II、Electronics Workbench软件的模拟仿真。各个方面都达到了预期的效果和目标。本次实验收获较大。装……订……线第1页　／　共4页