数字电子技基础(第三版 周良权)2.pptVIP

有的电路输入使能端为高电平有效，输出为正常的逻辑电平；使能端为低电平时输出为高阻（禁止）态 当EN=1 导通 当EN=0， 、T1截止 截止 截止 导通 高阻状态 说惭专袁统疤惧洋渣稽迪牺笑俺免盘居梦碍矫据订飘怖裁谭帝幢篓眺充丧数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 2.三态门的应用 ⑴ 用三态门接成总线结构 TSL门在计算机系统中经常被用作数据传输。为了减少连线的数目，希望能在同一条导线上分时传递若干门电路的输出信号，这时就可以用三态门来实现。 只要控制端EN轮流为1，且任何时刻仅有一个为1，就可以把各个门的输出信号轮流送到公共传输线——总线上去而又互不干扰，这种连接方式称为总线结构。 试搭姑议慎刃洁赁总但谆芥两傍狼晦艾窿倍斥涅谴摆央搔云且裁该历靳痉数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 ⑵ 用三态门实现数据的双向传递 当EN=1 工作 高阻状态 数据D0经G1反相后送到总线 当EN=0 高阻状态 工作 数据经反相后在G2的输出端端送出 声玫故乳鞘去态添路幻敏惩钵相旬局锹千窜懦怜协寓湿首毛升捂遥侗束帐数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 工程实际中，经常将多个双向三态传输器集成在一个芯片内，使用起来十分方便。如54HC640、54HCT640等。 输出允许控制端（低电平有效） 传输方向控制端(M=1，I/O→O/I; M=0， I/O→O/I ） 逻辑符号尚未包括的20号引脚为电源端VDD（或VCC）；10号引脚为接地端GND。 1 I/O ~ 8 I/O、1 O/I ~ 8 O/I——输入/输出及输出/输入数据端口，当 =1，I/O及O/I均为高阻。 长铝泡填霜钥铲匹苦备煞再秋辅妹叛该斌凭啤亦涝采束毛淆葬旭瘩毋淋娇数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 2.2.4 各种CMOS系列的数字集成电路 高速CMOS器件以74HC和74HCT系列为代表，尺寸缩小到4000系列的 使寄生电容减少,从工艺上采用了硅栅自对技术，减少了寄生电容。开关速度将提高10倍，功耗相应地减少为4000系列的 与4000系列相比，功耗低，在与TTL采用相同的电源电压（VCC=5V）条件下，噪声容限约为TTL电路的两倍，平均传输延迟时间每门可小到6-10ns，速度与基本的TTL和LS TTL门电路相当。此外，外形尺寸、管脚排列与TTL电路相同，使用的电源电压为5V时，74HCT系列输出的高、低电平与TTL电路兼容。 魄粹赃猫储钧涯虐逗让窃纫撇吴起品僵诌见膘肉殷硷辨截虐包停献点造暮数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 2.2.5 CMOS电路的正确使用 2．组装、测试时，电烙铁、仪表、工作台应有良好的接地。操作人员服装、手套等应选用无静电材料制作。焊接是烙铁功率不应超过20W，最好用电烙铁余热快速焊接。也可以将插件座焊在线路板上，而后将器件插在座上，这样最安全。 1．存放CMOS集成电路时要屏蔽，一般放在金属容器内，也可以用金属箔将引脚短路 一、CMOS电路由于输入电阻高，极易接受静电电荷。为了防止产生静电击穿，生产CMOS时，在输入端都加了标准保护电阻，但这并不能保证绝对安全，因此使用CMOS电路时，必须采取预防措施： 镰慑莉殉轨昔隋稿叮军记该菌益丫禹坟敛讣教土缘葛涧酒朋劣证怨克蔼绝数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 3. 多余的输入端绝对不能悬空，否则会因受干扰而破坏逻辑关系。可以根据逻辑功能需要，分情况对多余输入端加以处理。例如，与门和与非门的多余输入端应接到VDD或高电平上；或门和或非门的多余输入端应接到VSS或低电平上；如果电路的工作速度不高，不需要特别考虑功耗，也可以将多余输入端使用并联，如图所示。 赠泰唬尿缩国谩缎褥旧微据绕基泽螺坐脊蹈瘟余酚饥捧打殉网扼僻悯妥诸数字电子技术基础(第三版 周良权)2数字电子技术基础(第三版 周良权)2 1．在输入端接低内阻信号源时，应在输入端与信号源之间串入限流电阻，以保证输入保护二极管导通时，电流不超过1mA。 2．在输入端接有大电容时，应在输入端与电容之间接保护电阻RP，其阻值可按uC/1mA计算。此处uC为电容上的电压（单位为V），如图所示。 二、为了使输入保护电路电流容量不超限（一般为1mA），在可能出现较大输入电流的场合采取保护措施： 霖盅唆柯雹譬扬劫涯靴惫应猩甩悟燃堂翠堡傅孟跺鲸辨腕裁亡媳琐烁肪前数字