第一讲设计概论.pptVIP

SoC基本构成 嵌入式处理器核（如MPU、MCU或DSP） 存储器（如SRAM、SDRAM、Flash ROM） 专用功能模块（如ADC、DAC、PLL、2D/3D图形运算单元） I/O接口模块（如USB、UART、Ethernet等）等多种功能模块 片内总线（AMBA、Wishbone、Avalon等） SoC与计算机相关基础课程 SoC类型 计算控制型 通信网络型 信号处理型 SoC系统级研究内容 软硬件协同设计技术 设计重用技术 与底层相结合设计技术 SoC系统级研究内容 IP芯核的分类 软核 固核 硬核 低功耗设计技术 工艺级低功耗技术 电路级低功耗技术 逻辑（门）级低功耗技术 RTL级（寄存器传输级）低功耗技术 体系结构级低功耗技术 算法级低功耗技术 系统级低功耗技术 工艺级低功耗技术 降低电源供电电压，减少跳变功耗 通过开发系统的并行性和流水线； 根据用户对电路性能的不同要求，通过操作系统动态控制时钟频率和电源电压； 根据性能的要求，实时改变供电电压。 多阈值工艺 MTCMOS (Multi-Threshold VT CMOS) 变阈值工艺VTCMOS (Variable Threshold VT CMOS) 电路级低功耗技术 减摆幅 电荷再循环总线结构（Charge Recycling Bus）它把整个电势差分几等份，利用总线各数据位电容上存储的电荷电势的变化来传输数据。 门级低功耗技术 主要通过低电压实现低功耗技术，主要采用互补CMOS实现来实现。 寄存器传输级（RTL）低功耗技术 RTL 低功耗技术主要从降低不希望的跳变入手。 降低的方法主要是消除其产生的条件，如延迟路径平衡、用时钟信号同步减少故障、结构重构。 体系结构级低功耗技术 并行技术 流水线技术 预计算技术 算法级低功耗技术 总线翻转译码技术 编码技术 系统级低功耗技术 门控时钟技术 异步电路技术 系统建模 目的是在最高抽象层次上利用某种高级语言， 如 C/C++，SystemC或统一建模语言（UML）等描述整个系统行为，获取用户功能需求和约束要求，验证需求分析的正确性。 全面描述系统功能，精确建立系统模型，深入挖掘软硬件之间的协同性。 明确体现性能描述、功能特点、技术指标、约束条件等因素。 系统描述模型 离散事件模型 有限状态机模型 通信进程网络模型 Petri网模型 任务流图模型 控制数据流图模型 系统模型要求 采用形式化规范，应用逐步细化求精的思想，实现可变粒度的层次化任务描述能力 ； 并通过控制机指导控制相关性，捕获其并发性、时序与通信关系； 将系统模型与底层实现相关联 ， 通过一系列的细化与变换规则，完成功能任务到实现的映射； 支持快速生成系统原型 ，有利于在系统级进行功能验证与性能评价。 软硬件划分 软硬件划分是在系统描述与建模层次的分析结果上，将系统功能合理地划分为软件和硬件实现部分，使系统性能与成本最优。 划分结果力求提高速度、缩小面积、降低成本、减少功耗。 软硬件划分是一个NP难问题。 软硬件划分 根据SoC系统需求，结合成本、功耗、面积、实时性、和可靠性等性能参数，研究满足系统约束的各种优化算法的目标函数，探讨各种优化算法的初始解的生成、参数设置及收敛条件，设计软硬件划分的最优化算法。 软硬件协同综合 软硬件协同综合是利用设计中的各种资源( 如系统模型、软/硬件模块等) 生成最优的通信体系结构，实现从功能到结构再到实现的转换，同时满足系统性能与代价约束。 通信体系结构综合—软硬件接口 软件综合—软件构件 硬件综合—硬件IP 软硬件协同仿真与验证 系统评估与验证是检验SoC设计的逻辑、功能、时间特性等是否满足用户需求的过程。 模块/IP核级验证 软硬件协同仿真验证 FPGA验证 软硬件协同仿真与验证 黑盒验证通过设计顶层接口，验证哪些与设计实现技术无关的功能，不能直接访问设计内部状态，可控性差、可测性差。 白盒验证保证设计实现相关技术的功能正确实现，黑盒的补充，对内部结构完全可控可见，但是不可移植。 灰盒验证根据设计的内容结构写Testcase，从设计顶层接口进行控制与观察，验证是否实现了一些主要特性，而不关心设计方法。 SoC系统级设计方法 SoC设计流程 AXI总线 AXI协议是新一代AMBA3.0标准，总线带宽利用率高，功能丰富。 单向通道体系结构 支持多项数据交换 独立的地址和数据通道 增强的灵活性 AXI与AHB CoreConnect总线 PLB（Processor Local Bus）是高性能总线，通过总线接口单元来访问存储器设备，为总线传输的主要发出者和接受者之间提供高带宽、低延迟的连接。 CoreConnect总线 OPB（On-Chip Peripheral Bus）用于连接低性