Lecture5_有限状态机(阅读).pptVIP

Longman 有限状态机Finite State Machine 例：计数器设计 设计一电路，包含基4计数器，和译码输出模块。计数器的输出(Present_value)从0到3循环；当计数值为2时，译码输出(DataOut)为“1”，否则输出“0”。 有限状态机概述 数字系统控制部分的每一个控制态可以看作一种状态，与每一个控制态相关的转换条件指定了当前状态的下一个状态和输出。 根据有限状态机的输出与当前状态与当前输入的关系，可以分成Moore型和Mealy型两种类型的有限状态机。 Moore状态机和Mealy状态机 Moore状态机的输出只与当前状态有关 Moore状态机和Mealy状态机 Mealy状态机的输出与当前状态机及当前输入信号有关 状态机的表示方法 状态转换表 算法流程图 状态转换图 状态转换图 状态转换图 用VHDL描述状态机的组成 一个用来描述有限状态机功能的VHDL语言程序中应该包含以下几个内容： (1)至少包括一个状态信号，它们用来指定有限状态机的状态； (2)状态转移指定和输出指定，它们对应于控制单元中与每个控制步有关的转移条件； (3)时钟信号，它一般是用来进行同步的； (4)同步或异步复位信号。 状态机的VHDL描述方式 (1)单进程描述方式：单进程描述方式就是指在VHDL语言程序的结构体中，使用一个进程语句来描述有限状态机中的次态逻辑、状态寄存