EDA技术及应用——期末复习.ppt

* 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 七、并行语句 复习 2、块语句：了解 块(BLOCK)语句是一种将结构体中的并行描述语句进行组合的方法 BLOCK语句的表达格式如下： 块标号：BLOCK [(块保护表达式)] [IS] 接口说明； 类属说明； BEGIN 并行语句； END BLOCK [块标号]； 3、进程语句 进程(PROCESS)语句是最常用、最基本的语句。 PROCESS语句是一种并发处理语句，每一个进程的内部结构却是由一系列顺序语句来构成的。 七、并行语句 复习 4、元件例化语句：P113-114 元件例化语句使我们能够把原来设计好的VHDL功能模块当作元件一样用在其它VHDL文件中。 元件例化是使VHDL设计实体构成自上而下层次化设计的一个重要途径。 元件定义语句的格式为： COMPONENT 元件名 GENERIC （类属表）； PORT （端口名表）； END COMPONENT 元件名； 元件例化语句的格式为： 例化名：元件名 PORT MAP（ [例化元件端口名=] 连接实体端口名，…) ； 七、并行语句 复习 4、元件例化语句 端口信号映射（匹配）方法有两种： P114 （1）. 位置映射方法 ：即在元件例化语句中，实例元件的PORT MAP（ ）中的实际信号书写顺序位置应与元件说明语句中的端口说明中的信号书写顺序位置一一对应。 （2）. 名称映射方法 ：这种方法与信号的书写顺序位置无关。名称映射方法的语法格式为： PORT MAP（形参 = 实参）； 其中，实参是设计中连接到端口的实际信号；形参是指元件的对外接口信号。 七、并行语句 复习 5、生成语句：P116，了解 生成语句可以简化有规则设计结构的逻辑描述； 具有一种复制作用；可用来产生多个相同的结构，适合于生成存储器阵列和寄存器阵列。生成语句的语句格式有如下两种形式： 格式1：[标号：]FOR 循环变量 IN 取值范围 GENERATE 说明； BEGIN 并行语句； END GENERATE [标号]； 七、并行语句 复习 5、生成语句：P116，了解 格式2：[标号：]IF 条件 GENERATE 说明； BEGIN 并行语句； END GENERATE [标号]； 七、并行语句 复习 八、系统设计 复习 1、VHDL与原理图层次型混合设计（第8讲） 2、宏功能模块（第9讲） 3、有效状态机（第12讲） 4、VHDL的三种描述方法： （第7讲） 行为描述、RTL描述、结构描述 九、习题及程序设计 复习 （1）、4选1数据选择器。 （2）、3线-8线译码器。 （3）、七段显示译码器。 （4）、十进制加法计数器。 （5）、一位全加器、全减器电路。 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 * 等效电路由三个基本元件构成 EDA技术与VHDL 复 习 课 考试题型 一、单项选择题（10小题，20分） 二、名词解释（5小题，10分） 三、程序填空（10空，20分） 四、程序改错（10分） 五、编程题（2小题，20分） 六、综合题（2