MMI5613136920110927151429.pptVIP

2.Flash芯片 美国ATMEL公司AT29系列：29C256（256Kb）、 29C512（512Kb） 29C010A（1Mb） 29C020A（2Mb） 29C040A（4Mb）等。 A0~A16：A0~A6提供分区内128字节单元的地址，A7~A16提供1024个分区的地址 D0~D7：数据线,双向。 CE：片选,输入，低有效。 WE：写选通,输入，低有效。 OE：读允许，输入，低有效。 VPP： +5V编程电压 29C010A 2.接口方法 Intel 2716芯片与8位CPU的连接方法如下： ① 低位地址线、数据线直接相连； ② 工作电源VCC直接与+5V电源相连，编程电源通常由开关控制； ③ CE-和OE-信号分别由CPU高位地址总线和控制总线译码后产生，通常采用图5.12所示的3种方法。 图6.12 Intel 2716芯片与CPU的连接方法 A0~A10 译 码 器 A11~A15 ≥1 A0~A10 2716 CE M 访问 RD OE DOUT （a） A0~A10 译 码 器 A11~A15 A0~A10 2716 CE OE ≥1 M 访问 RD DOUT （b） A0~A10 译 码 器 A11~A15 A0~A10 2716 CE M 访问 RD OE DOUT （c） 3.接口举例 （1）要求 用2716EPROM芯片为某8位微处理器设计一个16KB的ROM存储器。已知该微处理器地址线为A0～A15，数据线为D0～D7， “允许访存”控制信号为M，读出控制信号为RD。画出EPROM与CPU的连接框图。 （2）分析 （3）实现 (图5.13) 74LS138 G2A G2B G1 D0 ~ D7 A0 ~ A10 Y0 CPU A11 ~ A13 M O0 ~ O7 2716 (2) OE CE O0 ~ O7 2716 (1) OE CE O0 ~ O7 2716 (3) OE CE +5V +25V VPP VCC +5V GND RD Y1 Y7 … +5V … … 图5.13 EPROM与CPU连接框图 2k 2k 5.4 存储器的扩展设计 有位扩展、字扩展和字位扩展。 位扩展就是增加存储字长。见P139 图5-10 字扩展就是增加存储器的容量。见P140 图5－11； 字位扩展就是既进行位扩展，又进行字扩展。见P140 图5－12。 2、地址译码电路的设计 存储器地址译码电路的设计一般遵循如下步骤： ① 根据系统中实际存储器容量，确定存储器在整个寻址空间中的位置； ② 根据所选用存储芯片的容量，画出地址分配图或列出地址分配表； ③ 根据地址分配图或分配表确定译码方法并画出相应的地址位图； ④ 选用合适器件，画出译码电路图。 例1：(参见P142） 某微机系统地址总线为16位，实际存储器容量为12KB，ROM区为8KB,RAM区为4KB。其中,ROM采用2KB的EPROM(2716),RAM采用1KB的RAM(2114),试设计译码电路. 设计的步骤: ① 该系统的寻址空间最大为64KB，假定实际存储器占用最低12KB的存储空间，即地址为0000H~2FFFH。其中0000H~1FFFH为EPROM区，2000H~2FFFH为RAM区。 2KB 2KB 2KB 2KB 1KB 1KB 1KB 1KB 0000H 2000H ROM区 RAM区 图6.8 地址分配图 ② 根据所采用的存储芯片容量，可画出地址分配图和地址分配表,其中地址分配图如6.8所示。 ③ 确定译码方法并画出相应的地址位图。 ④ 根据地址位图，可考虑用3-8译码器完成一次译码，用适当逻辑门完成二次译码。 A11 74LS138 A B C G2A G2B G1 A12 A13 A14 A15 +5V 译 码 器 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 ≥1 Y4 Y1 Y2 Y3 Y0 Y5 Y6 Y7 1 A10 (1) (2) (3) (4) (5) (6) (7) (8) 去4片 EPROM 去4片 RAM 图6.10 片选控制译码电路图 三、存储器与控制总线、数据总线的连接 1.存储器与控制总线的连接 ROM的CS-信号 B. RAM的CS-,OE-(RD-),WE-(WR-)信号; 2.存储器与数据总线的连接 D0~D7, D0~D15 习题 P180 2、5－10 本章结束 本章习题 继续后面的课程…… * 第5章 存贮器 §1 存储器分类及性能指标 §2 典型ROM/RAM芯片介绍 §3 存储器扩展设计 学习指导和要求 重点内容: ?了解存储器