西南交通大学_通信工程实验报告.docxVIP

通信工程实验报告班级：___通信1班____学号： ________ 姓名： 华亿超市 实验一 FPGA 实验 BDPSK 调制解调器设计一、实验目的⒈ 掌握BDPSK 的调制和解调原理。⒉ 掌握倍频和分频的概念以及原理。⒊ 用VerilogHDL 硬件描述语言建模时序逻辑电路，实现BDPSK 基带调制解调系统。实验报告要求⒈ 调制器和解调器的外引脚图和内部结构图。（Microsoft Visio 中截图）⒉ 调制器模块和解调器模块的VerilogHDL 代码及注释。⒊ 功能仿真和时序仿真结果的波形。（ModelSim 中截图）⒋ （选做）开发板验证后的波形。（示波器上拍照）实验结果BDPSK 调制系统的结构图。BDPSK 调制器模块的VerilogHDL 代码及注释。分频器：module fre_div(clk,cp0);//分频器input clk;output reg cp0;parameter N=32;integer i=0;initialbegin cp0=0;endalways@(posedge clk) begin if(iN/2-1) i=i+1; else begin i=0;cp0=~cp0;end end endmodule随机码序列产生器（m序列）：module PN_Seq(clk,reset_n,dataout);input c