《数字电子技术课程设计报告》.docVIP

数字电子技术课程设计报告2011年 5 月 10 日 脉冲与数字电路课程设计任务书 设计题目: 多功能数字钟 基本功能： 准确计时，以数字形式显示时、分、秒时间。 2．小时的计时要求为“12翻1”，分和秒的计时要求为60进制位。 校正时间功能，能够进行校时和校分。 二、评分意见项 目 得 分 要求 方案设计与论证、理论计算与分析、电路图 30 实际完成情况 总结报告 数字电子钟一、课程设计目的 （1）培养综合性数字电路的设计能力 （2）掌握数字电子钟的设计、组装和调试方法 二、课程设计内容及要求 （1）设计一个数字电子钟电路，要求按12小时制直接显示“时”、“分”、“秒”，当电路发生走时误差时，要求电路具有校时功能。 （2）用中小规模集成电路组成数字电子钟，并在面包板上组装、调试 （3）画出基本逻辑框图和各单元电路图，并写出设计、实验总结报告 三、数字电子钟的设计、安装与调试 1．工作原理 图1 数字钟系统框图 3 图2 脉冲信号发生器 （2）计数器 60进制计数器 由74LS90和74LS92构成60进制计数器，将74LS90设计成10进制加法计数器，74LS92设置6进制加法计数器。当74LS90计数到6时进行反馈清零，秒计数器的十位除用作自身清零外，还要作为分计数器的输入 脉冲。下面电路既可作为秒计数器，也可作为分计数器。电路图如图3所示。 图3 60进制计数器 12进制计数器 时计数器是一个“12翻1”的特殊进制计数器，即当数字钟运行到12时59分59秒，秒的个位计数器再输入一个秒脉冲是，数字钟应自动显示为01时00分00秒，实现日常生活中习惯用的计时规律。选用74LS191和74LS74。电路图如图4所示。 图4 12进制计数器 图5 译码显示电路 4．校时电路 校时电路是数字钟不可缺少的部分，每当数字钟与实际时间不符时，需要根据标准时间进行校时。K1、K2分别是时校正、分校正开关。不校正时，K1、K2开关是闭和的。当校正时位时，需要把K1开关打开，然后用手拨动K3开关，来回拨动一次，就能使时位增加1，根据需要去拨动开关的次数，校正完毕后把K1开关闭上。校正分位时和校正时位的方法一样。其电路图如图6所示。 图6 校正电路 5．系统联调 （1）组装调试数字钟电路，调节输入脉冲的频率，观察当秒显示器显示“59”，分显示器是否加1且秒显示器跳回到“00”开始加法计数至59，当分显示器和秒显示器显示“59 59”，时显示器是否加1且分显示器和秒显示器归“00 00”状态，秒显示器开始进行下一轮计数。当开关M拨至校分状态开关H处于计时状态时，观察分显示器是否自动校分，当开关H拨至校时开关M处于计时状态时，观察时显示器是否自动校时。数字钟电路的联调要注意各部分之间的时序配合关系，然后检查各部分的功能，使其满足设计要求。 （2）设计过程中遇到的问题及其解决方法”时，时显示器没有加1，用二极管测试分计数器的进位信号，当分显示器由“59”跳至“00”时，二极管是否会产生由亮到灭的瞬时下降沿状态，发现并无此现象，调试后发现是接错进位信号，重新接线后时显示器能正常进位。 四、课程设计体会 这学期的数字电子技术课程设计课题，我选择了数字电子钟，在此次的数字钟设计过程中更进一步地熟悉了芯片的结构掌握了各芯片的工作原理和其具体的使用方法 在进制进制的进位及进制的接法中要求熟悉逻辑电路及其芯片各引脚的功能在电路出错时便能准确地找出错误所在并及时纠正了 在设计电路中往往是先仿真后连接实物图但有时候仿真和电路连接并不是完全一致的例如仿真的连接示意图中因此仿真图和电路连接图还是有一定区别的 此次的数字钟设计重在于仿真和接线虽然能把电路图接出来并能正常显示但对于电路本身的原理并不是十分熟悉通过这次的设计实验更进一步地增强了动手能力1．集成异步十进制计数器74LS90 集成异步十进制计数器74LS90它是二-五-十进制计数器，若将Qa与CKB相连从CKA输入计数脉冲其输出Qd、Qc、Qb、Qa便成为8421码十进制计数器；若将Qd与CKA相连，从CKB输入计数脉冲其输出Qd、Qc、Qb、Qa便成为5421码十进制计数器。74LS90具有异步清零和异步置九功能。当R0全是高电平，R9至少有一个为低电平时，实现异步清零。当R0至少有一个低电平，R9全是高电平时，实现异步置九。当R0、R9为低电平时，实现计数功能。 8421BCD码5421BCD码 图7 74LS90工作原理 74LS90功能表如下： 输入 输出 R01R02 R91 R92 QD QC QB QA HHL× HH×L L×HH ×LHH LLLL LLLL HLLH HLLH ×L×L ×LL×