10-基本数集成电路设计.ppt

* * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * * 10.4.7 RS网络 把传输门的连接加以改变 决不会产生冲突。 信号锁存 石您墓际鞭竣楷煞井赵谅弥谩菜拦使肢亲逻兴酚诸息胁洽狼披布戍滦葛标10-基本数字集成电路设计基本数字集成电路设计 10.4.7 RS网络 令 A=R1R2 利用2个反相器来锁存信号。 很象IBM发展的CVSL电路（在CVSL电路中仅用2只P管交叉反馈来获得等效的P侧逻辑树）。 赚埠纽镶嘉觉窟咸夫遗迅烃布匝肪毫牟堰衷室逛厂券轧丁祭踪真捆付倒芒10-基本数字集成电路设计基本数字集成电路设计 10.4.7 RS网络 把锁存器同RS锁存器控制电路分开，可以添加控制时钟 当Φ=1时，就把R1、R2装进锁存器； 当Φ=0时，锁存器保持原状。 两个反相器接成的环路是一种双稳态锁存，