第二部分EDA流程与工具学习课件.pptVIP

教学目的及要求 本章首先将详细介绍FPGA/CPLD的设计流程，然后介绍常用的EDA软件，最后简单介绍IP核的概念。 通过对本章的学习，要求大家掌握FPGA/CPLD的设计步骤，了解常用的EDA软件及IP核的概念。 教学重点： FPGA/CPLD的设计流程 IP核的概念 29页 2-1题 作业 IP尽管还没有统一的定义，但业界已有了明确的界定： 首先，它必须是为了易于重用而按嵌入式应用专门设计的； 其次，必须实现IP模块的优化设计。通常用四最来表达，即芯片面积最小、运算速度越快、功率消耗最低、工艺容差最大。 再次，就是要符合IP标准。 第2章 EDA设计流程及其工具 2.3 IP核 第2章 EDA设计流程及其工具 *EDA技术与VHDL语言 辽宁工程技术大学 第2章 EDA设计流程及其工具 电信学院 张沛泓 第2章 EDA设计流程及其工具 第2章 EDA设计流程及其工具 FPGA/CPLD设计流程 常用EDA工具 IP核 1 2 3 第2章 EDA设计流程及其工具 原理图/VHDL文本编辑 综合 FPGA/CPLD 适配 FPGA/CPLD 编程下载 FPGA/CPLD 器件和电路系统 时序与功能 门级仿真 1、功能仿真 2、时序仿真 逻辑综合器 结构综合器 1、isp方式下载 2、JTAG方式下载 3、针对SRAM结构的配置 4、OTP器件编程 功能仿真 2.1 FPGA／CPLD设计流程 应用FPGA/CPLD的EDA开发流程: 第2章 EDA设计流程及其工具 文本编辑器 图形编辑器 生成VHDL源程序 VHDL综合器 逻辑综合、优化 FPGA/CPLD布线/适配器 自动优化、布局、 布线/适配 编程器/下载电缆 编程、下载 VHDL源程序 网表文件 熔丝图、SRAM文件等 功能仿真 时序仿真 门级 仿真器 行为仿真 功能仿真 时序仿真 VHDL 仿真器 测试电路 硬件测试 工程设计流程图 第2章 EDA设计流程及其工具 2.1 FPGA／CPLD设计流程 2.1.1 设计输入(原理图／HDL文本编辑) 1. 图形输入 图形输入 原理图输入 状态图输入 波形图输入 将电路系统以一定的表达方式输入计算机，是开发的最初步骤。 优点 缺点 第2章 EDA设计流程及其工具 2.1 FPGA／CPLD设计流程 2. HDL文本输入 这种方式与传统的计算机软件语言编辑输入基本一致。就是将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。 可以说，应用HDL的文本输入方法克服了上述原理图输入法存在的所有弊端，为EDA技术的应用和发展打开了一个广阔的天地。 第2章 EDA设计流程及其工具 2.1.1 设计输入(原理图／HDL文本编辑) 2.1 FPGA／CPLD设计流程 2.1.2 综合 综合就是将电路的高级语言转换成低级的，可与FPGA/CPLD的基本结构相映射的网表文件或程序。 整个综合过程就是将设计者在EDA平台上编辑输入的HDL文本、原理图或状态图形描述，依据给定的硬件结构组件和约束控制条件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述网表文件。 由此可见，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定的硬件结构用某种网表文件的方式对应起来，成为相应的映射关系。 第2章 EDA设计流程及其工具 2.1 FPGA／CPLD设计流程 2.1.1 设计输入(原理图／HDL文本编辑) 2.1.3 适配 适配器也称结构综合器，它的功能是将由综合器产生的网表文件配