《毕业设计(论文)-I2C Slave Controller》.doc

SHANGHAI UNIVERSITY 毕业设计（论文） UNDERGRADUATE PROJECT (THESIS)题 目: I2C Slave Controller学 院 理学院 专 业 微电子学 学 号 学生姓名 指导教师 起讫日期2007年3月至6月 目 录 摘要 2 ABSTRACT 3 绪论 4 I2C总线规范 5 I2C总线的基本概念 5 传输与仲裁 7 7位地址格式 13 I2C Slave Controller 设计方案 18 概述 18 框架图 18 引脚设置与描述 18 功能描述 19 传输时序图 21 I2C Slave Controller RTL 级Verilog代码设计 22 Verilog HDL介绍 22 I2C Slave Controller 的RTL 级代码 23 第三节 I2C Slave Controller 的验证程序 30 第四章 I2C Slave Controller仿真 39 ModelSim SE介绍 39 使用ModelSim SE 进行仿真与验证 40 总结 50 致谢 51 参考文献 52论文题目 I2C Slave Controller 摘要Philips 开发的I2C 总线是一个简单的双向两线总线，能实现有效的IC之间控制, 所有符合I2C总线的器件组合了一个片上接口，使器件之间直接通过I2C 总线通讯。因而解决了很多在设计数字控制电路时遇到的接口问题。Wishbone 总线最先是由Silicon公司提出，它通过在IP核之间建立一个通用接口完成互连。可以用于在软核、固核以及硬核之间进行互联。I2C和wishbone总线协议, 通过设计一个基于片上系统的Wishbone总线的I2C控制器核心与带外设的I2C总线相连接，以达到总线互联。再从I2C总线入手，通过Verilog语言对其寄存器堆的读写操作进行编译并编写测试代码，使用ModelSim软件进行仿真验证，对设计的I2C控制器进行波形仿真，验证了各个模块的功能和工作状态，仿真了执行过程和波形输出的情况。 关键词：I2C总线、Verilog HDL、RTL、仿真ABSTRACT The I2C Bus which Philips developed is a simple bi-directional 2-wire bus for efficient inter-IC control. All I2C -bus compatible devices incorporate an on-chip interface which allows them to communicate directly with each other via the I2C-bus. This design concept solves the many interfacing problems encountered when designing digital control circuits. The paper inroduces the basic knowledge of I2C bus specificaiton and the I2C slave controller specification. The I2C slave controller RTL code and testbench have been designed in Verilog HDL, It is verified by simulations using Modelsim. Keywords: I2C Bus、、、Philips 开发了一个简单的双向两线总线，实现有效的IC之间控制。这个总线就称为Inter IC 或I2C 总线。这个设计概念解决了很多在设计数字控制电路时遇到的接口问题，使设计人员和厂商都得益。 而另一方面由于如今集成电路大规模、高密度、高速度的需求，芯片的集成度和设计的复杂度都大大增加，芯片的集成密度已达到一百万个晶体管以上，使电子设计愈来愈复杂。为使如此复杂的芯片变得易于人脑的理解，用一种高级语言来表达其功能性而隐藏具体实现的细节是很必要的 万门以上的设计需要制定一套新的方法就是采用硬件描述语言。Verilog HDL语言提供非常简洁、可读性很强的句法，使用Verilog HDL语言已经成功地设计了许多大规模的硬件。 本文主要介绍并讨论使用Verilog HDL语言设计出一个通用性较强的I2C Slave Controller并搭建一套仿真环境，用对所设计的IP进行仿真，验证该IP能够实现其功能，能够与I2C Master Controller进行正确的数据传输。