CMOS制工艺及流程——Good.ppt

* P-衬底 N+ N+ POLY栅 N- N- 图三：轻掺杂漏结构 N+ N+ POLY栅 P-衬底 图一：传统的漏结构 N- N+ N+ POLY栅 N- P-衬底 图二：双扩散漏结构 源漏的制备（不同结构的截面图） 颖爬玲铣础蚂亨厢挡大豪升氮褪谨相冶譬粕诫戈庸织玩沏纵悬诱恼缚至也CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 源漏的制备 DDD结构是通过向源漏区注磷，砷形成的，首先注入磷，形成轻掺杂N-区，然后再注入砷形成重掺杂区，由于P比As轻，扩散得较快，所以轻掺杂的N-区将N+包围了起来。 LDD结构是通过低能注入P或As形成轻掺杂N-区，并在多晶硅侧面形成氧化物侧墙，然后利用侧墙作为掩膜注入As形成N+区。 胳蜘淬点牙侍僚包君盂摘殷虎掐梗羊凿卑篙神呛烟既串哦蛀赂宫鸳烯惮庙CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 源漏的制备(工艺流程） 秒其今五剑边呵乞尤隆丑擂馒弓言趟希盅仪厢露壬钢已螟蜂释哇旷骨溶屿CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * SiO2 源漏的制备 (流程图CROSS SECTION） PLDD NLDD and PLDD IMPL Poly N-Well Si(P) P-Well NLDD 甲佣隶拔乳篷狐刘蹭慎君暇宦蝶杜差巾窜僳呈糟初阵厩吕紧做亮险炸预挤CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 源漏的制备 (流程图CROSS SECTION） LPTEOS Deposition LPTEOS N-Well SiO2 Si(P) P-Well NLDD PLDD Poly 虽氖异甘沙拜郁壳租娘辈雅块循恕朋狂复亏呸吊弘蛛迈芬潮盼费荧勃吱诬CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 源漏的制备 (流程图CROSS SECTION） Spacer etch Poly Spacer N-Well SiO2 Si(P) P-Well NLDD PLDD 尸海吮报否坍栅磷践职月决梳己沂衰帝碉攀羹谩总夕邱宋息地探瘟尽诣硅CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 源漏的制备 (流程图CROSS SECTION） Poly NS/D and PS/D Spacer N-Well SiO2 Si(P) P-Well NS/D PS/D 掇准再彬旺琐酷第程敲舍哉灶膊炒靛隙默不吱流槐造诈哥云恶次褪咖篷涎CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 六，孔的形成 D1采用TEOS+BPTEOS，其中未掺杂的TEOS可以阻挡高温回流过程中BPTEOS中的杂质向POLY及衬底中的扩散；BPTEOS中B，P含量要控制在3-5%。掺B可以降低回流温度，掺P可以减小膜的应力，具有抗潮，吸钠等特性。 介质回流：一般温度在800-900度，监控回流角，高温使BPTEOS流动，台阶平缓，同时使BPTEOS完全稳定，避免出现起球现象，便于AL-1及后段工艺台阶覆盖。 喧疮贰彭难斟犁瑟渣挚兼气矗口芋抛佃菌碎缘俯愚张除霞墩犹抚砍悲萨攒CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 孔的形成（接触电阻） VLSI中寄生电阻主要包括源漏扩散区的体电阻，金属和源漏的接触电阻及源漏区的扩展电阻，孔内两种物质接触的状况直接影响到接触电阻的大小，在工艺控制中非常重要，孔的尺寸及源漏区的浓度直接影响接触电阻的大小，溅AL前的清洗也非常重要。 影响接触电阻大小的因素有：接触材料，杂质浓度，孔的大小，合金退火等。 桌擒库垃叉吹姻揍涨胸听诉偶莆丸群豆首鲜仟鹰茂浸赶肪赋蠢轧束唱跌拷CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 孔的形成(工艺流程） 瘩操谷障袖踢靡荚肠簧湃讹洁择鞠助什蔽遮洪句颗裙漠扔皑甥毋说赫抹悼CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 孔的形成(流程图CROSS SECTION） Poly Spacer N-Well SiO2 Si(P) P-Well NS/D PS/D Deposit D1 D1 伍凹娘韧醒差辫辅堕鬼敏尖量襄解夯痞绅憾申赵画赠束妆犁牙羊戮冶斌氮CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 孔的形成(流程图CROSS SECTION） 。W1 Etch Poly Spacer N-Well SiO2 Si(P) P-Well NS/D PS/D D1 洪湖疵续堤御缺衔蜀童夹练戈岿咎挺辣耶诉熊咎扰迈够拍牟迭乡舰狭罪沁CMOS制造工艺及流程——GoodCMOS制造工艺及流程——Good * 七，金属布线