硬件描述语与FPGA技术实验指导书(2012版).docVIP

《硬件描述语言与FPGA技术》 实验指导书西北工业大学 2012/10/10 目录 实验一 简单的组合逻辑设计 3 实验二 简单分频时序逻辑电路的设计 5 实验三 利用条件语句实现计数分频时序电路 8 实验四 阻塞赋值与非阻塞赋值的区别 11 实验五 用always块实现较复杂的组合逻辑电路 15 实验六 在Verilog中使用函数 19 实验七 在Verilog HDL中使用任务（task） 22 实验八 利用有限状态机进行时序逻辑的设计 26 实验九 利用状态机实现比较复杂的接口设计 32 练习十 利用SRAM设计一个FIFO 39实验一 简单的组合逻辑设计 一、实验目的 1. 学习Quartus和ModSim两种EDA工具的使用方法； 2．掌握基本组合逻辑电路的实现方法； 3．初步了解两种基本组合逻辑电路的生成方法； 4．学习测试模块的编写； 5．通过综合和布局布线了解不同层次仿真的物理意义。 二、实验内容本次实验采用Verilog HDL语言设计一个可综合的数据比较器，其功能是比较数据a与数据b的结果，如果两个数据相同，则输出结果1，否则给出结果0；并写出测试模型，使其进行比较全面的测试。 三、实验仪器、设备 预装了开发工具ModelSimSE、synplify的PC机。 四、实验原理 组合逻辑电路是指在任何时刻，输出状态只决定于同一时刻各输入状态