- 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
- 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载。
- 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
设备管理 设备管理 1. I/O 系统的组成 1.1 I/O的特点 1.2 I/O系统结构 1.2.1 I/O系统的组成 I/O系统中包括: I/O设备 存储设备 设备控制器 大、中型计算机中还包括I/O通道、总线。 不同规模的计算机系统,其I/O系统的结构也有差别。通常可将I/O系统的结构分为两大类:主机I/O系统和微机I/O系统。 1.2.2 微型机I/O系统 多采用总线I/O系统结构。 特点: 1)CPU和内存直接连接到总线; 2)I/O设备通过设备控制器连接到总线; 3)CPU通过设备控制器对I/O设备进行控制、通信。因此设备控制器是处理机和设备之间的接口。 4)不同类型的设备有不同的相对应的设备控制器。 缺点:增加总线和CPU的负担。 1.2.2 微型机I/O系统 1.3 I/O设备 从OS看,I/O的性能指标有:数据传输率、数据的传输单位、设备共享属性、数据传输方式等。 系统按某种原则为每台设备分配惟一的号码,用做硬件(设备控制器)区分和识别设备的代号,称做设备绝对号(或绝对地址)。 操作系统为每类设备规定了一个编号,称做设备类型号。如在UNIX系统中,设备类型号称做主设备号。 设备相对号,是用户自己规定的所用同类设备中的第几台。 用户申请设备时,使用系统规定的设备类型号及用户规定的设备相对号,由操作系统进行“地址转换”,变成系统中的设备绝对号。 1.4 设备控制器 1)接收和识别命令:设备控制器能接收、识别CPU发来的各种不同命令。因此控制器中有相应的控制寄存器,用于存放接收的命令和参数,并对接收命令译码。例如:write、read、format等. 2)数据交换:实现CPU与控制器之间、控制器与设备之间的数据交换。在控制器中应有数据寄存器。 CPU与控制器之间:通过数据总线,并行地把数据写入控制器或从中读出数据。 控制器与设备之间:设备输入数据到控制器或从控制器中接收数据(可能是串行或并行)。 3)设备状态的了解和报告:控制器应记下设备的状态供CPU了解。设状态寄存器,其中某一位反映设备的某一状态。 4)地址识别:每一设备有一个地址,控制器能识别它所控制的每个设备的地址。设备控制器中每一寄存器有一个地址,控制器也要能识别这些地址。因此,控制器中要有地址译码器。 5)数据缓冲:为缓解高速CPU和低速外设速度不匹配的矛盾,控制器中设置一缓冲器,暂存由CPU -I/O设备 或由 I/O设备-CPU 的数据。 6)差错控制:用于检测I/O设备传送来的数据的正确性。 1.5 I/O通道 1) 增加设备控制器,已大大减少了CPU的干预,但当主机所配置外设很多时,CPU负担仍很重,因此,在CPU和设备控制器之间增加通道· 2)通道是一种特殊的处理机,独立于CPU专门负责数据输入/输出传输工作,对外部设备实现统一管理,代替CPU对输入/输出操作进行控制,从而使输入,输出操作可与CPU并行操作。 3)通道通过执行通道程序控制I/O操作,并具有向CPU发中断信号的功能。 一旦CPU发出指令,启动通道,则通道独立于CPU工作。一个通道可连接多个设备控制器。 1)字节多路通道:主通道含有多个非分配型的子通道,每一子通道连接一台I/O设备(控制器)。按时间片轮转(以字节为单位)方式共享主通道。 以字节为单位交叉传输,当一台传送一个字节后,立即转去为另一台传送字节。 某个设备一次只传输一个字节。适用于连接低、中速设备,如打印机、终端等。 1.6 总线 2 . I/O控制方式 2.I/O控制方式 5)DMA控制器的工作模式 某些DMA控制器可以在每次一字模式和整块模式两种模式下工作。 ▲每次一字模式,即DMA控制器一次请求传送一个字。 这种机制也称挪用周期。 ▲在整块模式下,DMA控制器命令设备占用总线,发出一连串数据予以传送,然后释放总线。 这种形式的操作也称阵发模式,它比挪用周期模式效率更高。 7)DMA方式与中断的主要区别: 中断方式是在数据缓冲寄存区满后,发中断请求,CPU进行中断处理。 DMA方式则是在所要求传送的数据块全部传送结束时要求CPU进行中断处理,大大减少了CPU进行中断处理的次数。 中断方式的数据传送是由CPU控制完成的。 而DMA方式则是在DMA控制器的控制下,不经过CPU控制完成的。 每条指令可包括:操作码、内存地址(读、写时的内存始址)、计数、通道程序结束位P、记录结束标志R。 3.I/O 缓冲技术 缓和CPU和I/O设备间速度不匹配的矛盾。在到达速率和离开速率不同的地方都可设缓冲。 减少对CPU的中断频率,放宽对中断响应时间的限制:用缓冲区替代一位缓冲。 提高CPU和I/O设备之间的并行性。
您可能关注的文档
最近下载
- 工程设计服务方案.doc VIP
- 【某工业厂房及管理楼水电安装施工方案】.doc
- 国家标准GB_T13306-2011标牌.pptx VIP
- 部编版九年级上册语文第1-3单元综合测试卷(含答案).doc VIP
- 夜袭 (5-6人封闭)剧本杀全套剧本.docx VIP
- 《少年中国说》原文及翻译 .pdf VIP
- 新食品原料β-羟基-β-甲基丁酸钙.docx VIP
- 高中英语_选择性必修二 Unit 3 Understanding Ideas A New Chapter教学课件设计.ppt
- The_Very_Hungry_Caterpillar.ppt VIP
- 《医学心理学》第2章 心理学基础-教学课件(非AI生成).ppt
文档评论(0)