低频数字频率计设计仿真电路图及报告.doc

数字频率计设计报告 一 内容提要: 数字频率计是一种用十进制数字显示被测信号频率的数字测量仪器.它的基本功能是测量正弦信号.方波信号,尖脉冲信号及其他各种单位时间内变化的物理量. 本文粗略讲述了我在本次实习中的整个设计过程及收获。 二 设计内容及要求: 要求设计一个简易的数字频率计，其信号是给定的脉冲信号，是比较稳定的。 测量信号:方波 ； 测量频率范围: 1Hz~999Hz ; 显示方式: 3位十进制数显示; 时基电路由 555 定时器 产生； 三 设计思路及原理: 数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。 由555 定时器,分级分频系统及门控制电路得到具有固定宽度T的方波脉冲做门控制信号,时间基准T称为闸门时间.宽度为T的方波脉冲控制闸门的一个输入端B.被测信号频率为fx,周期Tx.到闸门另一输入端A.当门控制电路的信号到来后,闸门开启,周期为Tx的信号脉冲和周期为T的门控制信号结束时过闸门,于输出端C 产生脉冲信号到计数器,计数器开始工作,直到门控信号结束,闸门关闭.单稳1的暂态送入锁存器的使能端,锁存器将计数结果锁存,计数器停止计数并被单稳2暂态清零. (简单地说就是:在时基电路脉冲的上升沿到来时闸门开启,计数器开始计数,在同一脉冲的下降沿到来时,闸门关闭,计数器停止计数.同时,锁存器产生一个锁存信号输送到锁存器的使能端将结果锁存,并把锁存结果输送到译码器来控制七段显示器,这样就可以得到被测信号的数字显示的频率.而在锁存信号的下降沿到来时逻辑控制电路产生一个清零信号将计数器清零,为下一次测量做准备,实现了可重复使用,避免两次测量结果相加使结果产生错误.) 若T=1s,计数器显示fx=N(T时间内的通过闸门信号脉冲个数) 若T=0.1s,通过闸门脉冲个数位N时,fx=10N,(闸门时间为0.1s时通过闸门的脉冲个数).也就是说,被测信号的频率计算公式是fx=N/T.由此可见,闸门时间决定量程,可以通过闸门时基选择开关,选择T大一些,测量准确度就高一些,T小一些,则测量准确度就低.根据被测频率选择闸门时间来控制量程.被测信号频率通过计数锁存可直接从计数显示器上读出. 在整个电路中,时基电路是关键,闸门信号脉冲宽度是否精确直接决定了测量结果是否精确. 因此,可得出数字频率计的原理框图如下: 四:设计分析 1.时基电路 其基本电路图如左: 555定时器组成的振荡器(即脉冲产生电路),要求其产生1S高电平的脉冲.振荡器的频率计算公式为:T1=（R30+R31）*C*ln2,因此,我们可以计算出各个参数通过计算确定了R30取30k欧姆,R31取10k欧姆,电容取47uF.这样我们得到了比较稳定的 一秒 时基信号。 逻辑控制电路 根据原理框图所示波形，在时基信号 II 结束时产生的负跳变用来产生锁存信号IV，锁存信号IV的负跳变又用来产生清零信号V，脉冲信号IV和V可由两个单稳态触发器74LS121产生，它们的脉冲宽度由电路的时间常数决定。设锁存信号IV和清零信号V的脉冲宽度tw相同，根据tw=0.7Rext*Cext可以计算出各个参数。这样当脉冲从A1端输入可以产生锁存信号和清零信号，其要求刚好满足IV和V的要求。 电路图如上：U9的3、4引脚接时基信号，1引脚输出的是锁存信号； U10的6引脚输出的是清零信号。 附 74LS121的用法 它是单稳态触发器，它有两个负跳沿触发输入和一个可作为禁止输入使用的正跳沿触发输入，它可提供互补的输出脉冲。 外部元件的接法：外接电容接在Cext和Rext两引脚之间；如用内接定时电阻，需将引脚Rint接Vcc；为了改善脉冲宽度的精度和重复性可在Cext和Rext/Cext之间接一外接电容。并将Rint开路。 适当选择定时元件。需出脉冲宽度可以变化于40ns和28s之间。如不接定时元件（Rint引脚接Vcc，而使Cext和Rext/Cext引脚开路），输出脉冲宽度一般可达30ns或35ns，可以作直接耦合触发复位信号使用。输出脉冲宽度可由如下关系式确定：tw=0.7Rt*Cext 。 3、闸门电路 闸门电路如下 1引脚接的是时基信号，2引脚接的是 待测信号，3引脚接的是 74ls160的 CLK端。 3．计数、译码、显示电路原理电路图如下： 74LS160是十进制的计数器，三个74LS160如上图连接起来，可以组成一个测量范围为 0~~999的计数器。 CD4511是一个带锁存功能的七段译码器。5引脚是高电平锁存接入引脚。 4.、总电路图 五、所用元器件 元件名称 规格及用途 数量 NE 555 时基电路 1 74LS160 计数器 3 C