第5章 片上系统SOC设计.pptVIP

第五章 片上系统SOC设计 复习提纲 题型： 填空29分）——基本概念 选择题16分——概念，知识理解 简答题 （24分，4小题）——基本概念 设计计算（31分），共3道题目 方式： 闭卷 复习提纲—— 1、概论 1.1 有比电路和无比电路有比电路：靠两个导通管的宽长比不同从而呈现的电阻不同来决定输出电压的, 输出电平是两个管子分压的结果。 某些情况下存在静态功耗。无比电路是靠截止管提供无穷大电阻、而导通管提供一低值电阻来决定高低输出电平的。由于一只管子导通时必有另一只管子的截止, 故这种电路形式的功耗是非常低的静态功耗近乎为零 复习提纲—— 1、概论 1.2 集成电路的发展特点 特征尺寸越来越小； 园片尺寸越来越大； 单片上的晶体管数越来越多； 时钟速度越来越快； 电源电压越来越低； 布线层数越来越多； 输入/输出I/O引脚越来越多。 复习提纲—— 1、概论 1.3 集成电路分类 特别是按规模分类： SSI MSI LSI VLSI 按功能分类：数字、模拟、混合、SOC 复习提纲—— 2、MOS集成电路器件基础 2.1 MOS场效应管的结构和符号 复习提纲—— 2、MOS集成电路器件基础 2.2 MOS管的输出特性用UDS、UGS和UTH分别表示NMOS管的漏-源电压、栅-源电压和阈值电压。1）当UGSUTH时,NMOS管工作在截止区；2）当UGSUTH时，分为两种情况：a当UDSUGS-UTH时，管子工作在线性区b当UDSUGS-UTH时,管子工作在饱和区 复习提纲—— 3、数字集成电路设计基础 3.1 单管开关和CMOS传输门 单管开关存在问题 CMOS传输门 理想开关？ 复习提纲—— 3、数字集成电路设计基础 3.2 CMOS反相器 直流传输特性 复习提纲—— 3、数字集成电路设计基础 3.2 CMOS反相器的噪声容限 相关概念：噪声容限、最佳噪声容限 UNLUiTUNHUDD-UiT 复习提纲—— 3、数字集成电路设计基础 3.3 噪声容限与宽长比的关系 在阈值相等时，若要求高、低端噪声容限相等，即： 则有 复习提纲—— 3、数字集成电路设计基础 3.4 NMOS和PMOS的导通电阻，反向器的上升和下降时延 上升和下降时延（重要公式） tr2.2RPCLtf2.2RNCL 复习提纲—— 3、数字集成电路设计基础 3.5全互补CMOS集成门电路 复习提纲—— 3、数字集成电路设计基础 3.4全互补CMOS集成门电路上升延时tr和下降延时tf的定义：tr2.2RPCLtf2.2RNCL 复习提纲—— 3、数字集成电路设计基础 3.4全互补CMOS集成门电路 举例：延时分析 复习提纲—— 3、数字集成电路设计基础 3.4全互补CMOS集成门电路 举例：延时分析 CL充电：tr2.2（RP1+RP2）CL CL放电：tf2.2* RN1* CLtf2.2* RN1+RN2* CL 复习提纲—— 3、数字集成电路设计基础 3.5改进的CMOS逻辑电路 1、伪NMOS逻辑电路由一个NMOS逻辑块和一个PMOS管组成。 所用管子数为：管子数输入变量数+1 复习提纲—— 3、数字集成电路设计基础 3.5改进的CMOS逻辑电路 1、伪NMOS逻辑电路-举例 复习提纲—— 3、数字集成电路设计基础 3.5改进的CMOS逻辑电路 2、动态CMOS逻辑电路，存在的问题（3个） 复习提纲—— 4、数字集成电路系统设计 1. 行波进位加法器（Ripple Carry Adder）n位行波进位加法器 ， Tan*Tc 复习提纲—— 4、数字集成电路系统设计 Tap*Tc+TMUX+Tsel16位选择进位加法器 复习提纲—— 4、数字集成电路系统设计4位超前进位加法器电路 2. 超前进位加法器 复习提纲—— 4、数字集成电路系统设计 16位超前进位加法器电路 2. 四位超前进位加法器递归组成的16位加法器 复习提纲—— 4、数字集成电路系统设计 3.可编程逻辑器件 几种典型的可编程器件 PLD GAL CPLD FPGA 复习提纲—— 4、数字集成电路系统设计 4. 半导体存储器 RAM：SRAM、DRAM ROM：EPROM、EEPROM 第五章 片上系统SOC设计