第3章——Verilog硬件描述语言2.pptVIP

例3-27：1’b0,31’b1 4’b0111 1’b0,32’b01 7’b0010101 9）．条件运算符 条件运算符是一个三目的运算符，格式为： 条件表达式？ 表达式1 ： 表达式2 例3-28：assign cab? a: b； //如果a大于b（即：（ab）为真），ca；反之，cb。 优先级见P99 表3.4 * * 第3章 Verilog硬件描述语言（二） 3.3 Verilog HDL词法、数据类型和运算符 3.3.1词法约定 1）注释 注释加强程序的可读性和文档管理。 注释有两种方式：单行注释和多行注释。 单行注释以“//”开始，只能写在一行中。 多行注释以“/*”开始，以“*/”结束，注释的内容可以跨越多行。 * 例3-10: 单行注释：assign c a+b; //c等于a,b的和 多行注释：assign c a+b; /* c等于a,b的和本语句可综合成一个加法器，实现加法的组合逻辑*/ * 2）数字和字符串 数字的表达方式：位宽’进制数值 * 例3-11： 8’//位宽为8的二进制数，’b表示二进制 　’hff23//十六进制数，采用机器的默认位宽 123//十进制数123，采用机器的默认位宽 2’b1101//表示的是2’b01,因为当数值大于指定的大小时，截去高位 4’b110x//四位二进制数，最低