15 若干常用时序逻辑电路_异步计数器.pptVIP

第15讲 若干常用的时序逻辑电路——异步计数器 一、同步计数器 同步二进制计数器 同步二进制加法计数器 同步二进制减法计数器 同步二进制加/减可逆计数器 同步十进制计数器 同步十进制加法计数器 同步十进制减法计数器 同步十进制加/减可逆计数器 同步N进制计数器 1、同步二进制加法计数器 第15讲 若干常用的时序逻辑电路——异步计数器 异步二进制计数器 异步二进制加法计数器 异步二进制减法计数器 异步二进制加/减可逆计数器 异步十进制计数器 异步十进制加法计数器 异步十进制减法计数器 异步十进制加/减可逆计数器 异步N进制计数器 1、异步二进制计数器 异步二进制减法计数器 2、异步十进制计数器 2、异步十进制计数器 集成异步十进制加法计数器-74LS290 三、任意进制计数器的构成方法 MN设计举例 MN设计举例 思考题 四、移位寄存器型计数器 能自启动的环形计数器 2、扭环形计数器 能自启动的扭环形计数器 具体逻辑电路如下图所示 ： Q4 Q2Q1Q0 CLR = CP 1 1 1 CLR Q0 Q1 Q2 Q3 Q4 Q5 Q6 Q7 74LS163 74LS163 如何用74LS160构成二十四进制计数器？ 例6.3.4 试用同步十进制计数器74160接成二十九进制计数器。 解1：整体置零方式 图6. 3.40 例6.3.4电路的整体置零方式 解2：整体置数方式 图6. 3.41 例6.3.4电路的整体置数方式 1.用74LS161构成60进制计数器。 2.用74LS160构成12进制计数器。 3. 试设计一个电路，同时满足下述要求 ： （1）十二进制； （2）状态循环为: 0010 0011 0100 0101 0110 0111 1000 1101 1100 1011 1010 1001 以 QDQCQBQA 为序： 1、环形计数器 图6. 3.42 环形计数器电路 不能自启动！ 状态利用率太低！ * 计数器的功能和分类 1. 计数器的功能 2. 计数器的分类 异步计数器和同步计数器 加法计数器、减法计数器和可逆计数器 有各种不同的计数器，如二进制计数器、十进制计数器、二－十进制计数器等等。 记忆输入脉冲的个数；用于定时、分频、产生节拍脉冲及进行数字运算等等。 按工作方式分： 按功能分： 按计数器的计数容量(或称模数)分： 图6. 3.10 用T 触发器构成的同步二进制加法计数器 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 1 2 3 4 5 6 7 8 9 C Q3 Q2 Q1 Q0 CP 0 0 0 0 0 1 0 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 0 0 0 10 11 12 13 14 15 16 C Q3 Q2 Q1 Q0 CP 表6.3.3 图6.3.10电路的状态转换图 3位二进制异步加法计数器 0 0 0 0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 C Q2 Q1 Q0 异步加法计数器采取从低位到高位逐位进位的方式工作,各个触发器不同步触发。 选用3个CP下降沿触发的JK触发器，分别用FF0、FF1、FF2表示, 3个触发器都应接成T＇触发器。 3个JK触发器都是在需要翻转时就有下降沿，不需要翻转时没有下降沿。 异步二进制加法计数器 图6. 3.25 下降沿动作的异步二进制加法计数器 异步二进制加法计数器 图6. 3.26 图6.3.25电路的时序图 0 0 0 1 1 1 问题： 如何用上升沿触发的T’触发器