4_中断系统.pptVIP

3.4 IP中断优先级寄存器 MCS-51单片机的中断分为2个优先级，每个中断源的优先级都可以通过中断优先级寄存器IP中的相应位来设定。IP各位的定义如下： D7 D6 D5 D4 D3 D2 D1 D0 - - PT2 PS PT1 PX1 PT0 PX0 3.4 IP中断优先级寄存器 IP.7和IP.6保留位。 PT2 ：定时器2优先级设定位，仅用于52 PS ：串行口优先级设定位。 PT1 ：定时器1优先级设定位。 PX1 ：外部中断1优先级设定位。 PT0 ：定时器0优先级设定位。 PX0： 外部中断0优先级设定位。。 PT2(IP.5)为定时器2优先级设定位。 PT2=1时，为高优先级，否则为低优先级。 PS(IP.4)为串行口优先级设定位。 PS=1时，为高优先级，否则为低优先级。 PT1(IP.3)为定时器1优先级设定位。 PT1=1时，为高优先级，否则为低先级。 PX1(IP.2)为外部中断1优先级设定位。 PX1=1时，为高优先级，否则为低优先级。 PT0(IP.1)为定时器0优先级设定位。 PT0=1时，高优先级，否则为低优先级。 PX0(IP.0)为外部中断0优先级设定位。 PX0=1时，为高优先级，否则为低优先级。 3.4 IP中断优先级寄存器 当系统复位后，IP各位均为0，所有中断源设置为低优级中断。IP也是一个可进行字节寻址和位寻址的专用寄存器。 3.4 IP中断优先级寄存器 1.受IP寄存器控制，CPU将各中断源的优先级分为高低2级，并遵循以下2条基本原则： (1)低优先级中断源可以被高优先级中断源中断，反之不能。 (2)一种中断(不管是什么优先级)一旦得到响应，与它同级的中断不能再中断它。 。 3.4 IP中断优先级寄存器 2.当CPU同时收到几个同一优先级的中断请求时，按自然优先级顺序确定应该响应哪个中断请求；其自然优先级由硬件形成，排列如下： 最高级 外部中断0 定时器0中断 外部中断1 定时器1中断 最低级 串行口中断 3.4 IP中断优先级寄存器 3.中断响应的阻断 在中断处理过程中，若发生下列情况，中断响应会受到阻断： (1)同级或高优先级的中断正在进行中； (2)现在的机器周期不是执行指令的最后一个机器周期，即正在执行的指令还没完成前不响应任何中断； (3)正在执行的是中断返回指令RETI或是访问专用寄存器IE或IP的指令。CPU在执行RETI或读写IE或IP之后，不会马上响应中断请求，至少要在执行其它一条指令之后才会响应。 若存在上述任一种情况，中断查询结果就被取消。 3.4 IP中断优先级寄存器 3.5中断处理过程 中断处理过程分为三个阶段，即中断响应、中断处理和中断返回。由于不同的计算机有不同的中断系统硬件结构，其中断响应的方式也有所不同，在此仅说明MCS-51单片机的中断处理过程，其流程图见图6-2。其中中断响应与中断返回由CPU硬件自动完成，而中断处理是由软件完成。 1.中断响应 (1)中断响应条件 CPU响应中断的条件有： ①有中断源发出中断请求； ②中断总允许位EA=1，即CPU开中断； ③申请中断的中断源的中断允许位为1，即没有被屏蔽。 以上都条件满足，没有中断受阻断情况下，本次的中断请求CPU被响应。 3.5中断处理过程 (2)中断响应的过程 中断被响应后，CPU首先使被响应中断的“优先级激活”触发器置位，以阻断同级和低级的中断。 然后，根据中断源的类别，在硬件的控制下内部自动形成长调用指令(LCALL)，此指令的作用是将对应中断源的矢量入口地址装入程序计数器PC，使程序执行该中断矢量入口地址的跳转指令，进而转至中断服务程序对应的入口地址。 2．中断处理 CPU 响应中断结束后即转到中断服务程序的入口地址。 从执行中断服务程序的第一条指令开始到执行RETI返回指令为止，这个过程称为中断处理或称中断服务。 中断处理包括三部分内容：一是保护现场 二是为中断源服务 三是恢复现场 3．中断返回 中断处理程序的最后一条指令是中断返回指令RETI。它的功能是将断点弹出送回PC中，使程序返回到原来被中断的断点处，恢复执行被中断的程序。 MCS-51的RETI指令除了弹出断点之外，它还通知中断系统已完成中断处理，并将“优先级