网站大量收购独家精品文档,联系QQ:2885784924

TLC3548应用电路模块V10.doc

  1. 1、本文档共4页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
TLC3548应用电路模块 V1.0 一、模块功能 TLC3548是8路模拟输入通道▲TLC3548主要参数: ⑴ 14位分辨率;;模拟输入通道;uA 自动掉电模式; ⑼ 内置4V基准电压、转换时钟和8 个FIFO先入先出寄存器; ⑽ 硬件控制可编程的采样周期; ⑾ 可编程的自动通道扫描和重复; ⑿ 硬件具有默认配置; ⒀ 积分非线性:最大±1LSB; ⒁ 微分非线性:最大±1LSB; ⒂ 信噪比:80.8dB; ⒃ 总谐波失真:-95 dB; ▲Cadc1、Cadc2主要参数: 电解电容1微法10微法,贴片钽电解最佳;耐压16V\25V\50V均可; ▲Cadc0、Cadc3、Cadc4、Cadc5主要参数: 瓷片电容0.1微法,插件或者贴片;耐压16V\25V\50V及以上均可; 电路分析 图1,电路原理图简图 本电路以TLC3548芯片为核心,外围器件为其提供合适的工作条件。 +Vref及Cadc0~2为芯片提供AD转换参考电压。1uF及10uF为储能滤波电容。0.1uF为高频旁路电容。 Cadc3是BGAP(内部电压基准补偿输入脚)AGND之间的补偿电容。根据规格书要求此处应为0.1uF。 Cadc4是TLC3548芯片模拟电源AVDD的高频旁路电容。AVDD-AGND是TLC3548内部模拟电路部分的供电电源。 Cadc5是TLC3548芯片数字电源DVDD的旁路电容。DVDD-DGND是TLC3548内部数字电路部分的供电电源。 CHANNEL0~7连接8路外部模拟信号输入。 SCLK、SDO、SDI、/CS、EOC\INT是TLC3548的SPI通信接口及转换完成/主处理器中断信号接口。连接MCU。 7. 模拟输入脚连接的电阻及二极管起到保护作用。电阻的作用是限制保护电流、二极管的作用是把模拟输入信号幅值范围钳位到电源范围附近。 注意事项 本模块电路原理简单,应用时印制板设计方面除了符合常规设计规则外,以下几点应引起设计者的重点关注。 电容的放置。 电容应尽量靠近TLC3548芯片相关引脚放置。采用贴片电容并且减短、增粗电容引线长度能够减小ESR和ESL。 (2)防止数字部分对模拟部分的电源和信号的干扰。 模拟信号线应与数字信号线分开走线,不宜混于一起,如下图中模拟走线区与数字走线区尽量分开。模拟电源地应尽量与数字电源地分割开来,单点连接,并尽量使两个地平面远离以防止分布电容耦合造成的地线干扰。同时应尽量保证模拟信号线下方有模拟地,数字信号线下有数字地以保证数模信号各自有最近的回流路径。举例如图2。 图2,例图:模拟/数字部分布局布线的分离 当数字信号线过长时。 当SCLK\SDI\CS\SDO等信号走线过长(如使用了排线等较长的连接线),且SPI速率设置较高,可能会出现数字信号波形差、信号间干扰大、甚至导致SPI通讯错误。此时为改善信号质量,可采用包括在数字信号线上串接匹配电阻(如图2中Radc1取值几十至几百欧,靠近源端,试验确定)、增加磁环或瓷片电容等信号线匹配或滤波(平滑边沿、降低dv/dt)措施。 不用的模拟输入脚应接地。 注意:如果出现ADCEOC/INT信号受到干扰(如EMC实验),导致SPI数据通信出错。可以考虑采取在ADCEOC信号线上对数字地增加电容(0.01微法~几微法试验确定)的措施注。 V1.0 发布 注:AN9640U工艺样机开发经验。

文档评论(0)

wuailuo + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档