微机原理ch2-3分析.ppt

——存储器地址的分段 … 逻辑段1起点 逻辑段2起点 逻辑段3起点逻辑段4起点 … … 逻辑段1 ≤64KB 逻辑段2 ≤64KB 逻辑段3 ≤64KB逻辑段4 ≤64KB 00000 FFFFF 分段管理的特点： 每段容量不超过64K字节； 允许各个逻辑段在整个存储空间中浮动； 段和段之间可以连续，也可以分开或重叠。 存储单元的实际地址=段地址+段内偏移地址 （段起始地址必须能被16整除）。 2. 物理地址形成 地址范围：00000~FFFFFH 物理地址＝段基址×16十偏移地址 逻辑地址：段基址:偏移地址 (无符号的16位二进制数，程序设计时用) 物理地址：存储器的绝对地址，是CPU访问存储器的实际寻址地址。 ——存储器地址的分段 段基址：8086将段地址放在段寄存器（CS、DS、ES、SS）中,称为段基址 偏移地址：从段地址开始的相对偏移位置, 放在指令指针寄存器IP、16位通用寄存器中 物理地址形成过程： 段基址0000 150 3 2 1 0 偏移地址 150 地址加法器 物理地址 190 从段寄存器中取出段基址，将其左移4位，再与16位偏移地址相加，就得到了物理地址（由总线接口部件BIU的地址加法器完成）。 ——存储器地址的分段 3. 逻辑地址来源 访问存储器的操作类型不同，BIU所使用的逻辑地址来源也不同 操作类型 隐含段地址 替换段地址 偏移地址 取指令 CS 无 IP 堆栈操作 SS 无 SP BP为间址 SS CS、DS、ES 有效地址EA 存取变量 DS CS、SS、ES 有效地址EA 源字符串 DS CS、SS、ES SI 目标字符串 ES 无 DI ——存储器地址的分段 IP CS SI, DI 或BX DS SP或BP SS 代码段 数据段 堆栈段 取指令(IP) 读/写存储器操作数或访问变量 字符串寻址 （源操作数放在DS：SI中，目标操作数放在ES：DI中) 堆栈操作(SP) ——存储器地址的分段 段寄存器与其它寄存器组合寻址存储单元示意图： 2.5.2 8086存储器的分体结构 (1)分体结构概念 两个存储体：偶地址存储体+奇地址存储体，各为512KByte，共1M Byte. 512K×8位 奇地址存储体 （A0=1） 512K×8位 偶地址存储体 （A0=0） 00001 00003 00005FFFFF 00000 00002 00004FFFFE 220－1＝ ＝ 220－2 * * ——8086存储器的分体结构当A0＝0时，选择访问偶地址存储体，偶地址存储体与数据总线低8位相连，从低8位数据总线读／写一个字节。当BHE＝0时，选择访问奇地址存储体，奇地址存储体与数据总线高8位相连，从高8位数据总线读／写一个字节。当A0＝0， BHE＝0时，访问两个存储体，从16位数据总线读／写一个字。 （2）存储体的访问： * * BHE A0 操作 总线使用情况 00 从偶地址开始读/写一个字 AD15 ~ AD0 01 从奇地址单元读/写一个字节 AD15 ~ AD8 10 从偶地址单元读/写一个字节 AD7 ~ AD0 11 无效 01 10 从奇地址开始读/写一个字，CPU自动分两次完成。 AD15 ~ AD8 AD7 ~ AD0 表BHE 、 A0 编码含义 ——8086存储器的分体结构 34 000FF 00100 00101 0010312 52 01 字节存储 ：一个字节存放一个单元。 如单元00100H中的内容为34H，表示为(00100H)＝34H。 字存储：一个字存于相邻两个单元，且低位字节在低地址，高位字节在高地址，字单元的地址以低位地址表示。 如：(00100H)＝1234H，(00103H)＝0152H 一个字可以从偶地址开始存放，也可以从奇地址开始存放。 ——8086存储器的分体结构 (3)存储器中信息的存放： (4)分体结构读写操作 00 000FF 10000 10001 10002 00103 10004 11 22 33 00 00 000FF 10000 10001 10002 00103 10004 11 22 33 11 从偶地址读一个字节 从奇地址读一个字节 注意：8086CPU访问存储器时，以字为单位进行，并从偶地址开始。 ——8086存储器的分体结构 读写一个字节 00 000FF 10000 10001 10002 10003 10004 11 22 33 33 22 从偶地址读一个字 从奇地址读一个字 00 000FF 10000 10001 10002 10003 10004 11 22 33 22 11 若字单元地址从偶地址开始，只需访问一次存储器 若字单元地址从奇