2015烧写问题.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
altera cyclone器件告别AS下载模式,直接用JTAG配置器件进行编程cyclone器件, jtag和as下载模式 JTAG是直接烧到FPGA里面的,由于是SRAM,所以断电后要重烧; AS是烧到FPGA的配置芯片里保存的,每次上电就写到FPGA里; pof文件可以通过as方式下载(保证byteblasterII/usb blaster连接正确); sof文件或者转换的jic可以通过jtag方式下载;这两种下载模式使用的接口外形是完全一样的,要注意区分! 使用Flash Loader(JTAG模式)下载EPCS器件 图一:File选项 3. 在执行完第2步后跳出图二所示的界面。鼠标左键点击Programming file type栏目的下拉箭头,选择JTAG Indirect configuration File(.jic)项。 图二:Convert Programming Files界面 图三:选择相应的JTAG下载文件界面 4. 完成步骤3后选中Input files to convert栏目中的SOF Data,左键点击Add File按钮。找到生成的相应的sof文件并打开,此时相应的sof下载文件出现在相应的界面中。 图四:添加相应的SOF文件 5. 选中Flash Loader,左键点击Add Device…按钮 图五:选择Flash Loader并添加器件 6. 在跳出的Select Devices界面下选择相应的器件。(这里以EP2C5为例)点击ok器件选择完毕。 图六:Select Devices界面 7. 完成以上步骤后就可以转换生成相应的下载文件了。 图七:Generate 文件界面 顺便提醒一下,不要忘记把Configuration device选为您所使用的EPCS4或者EPCS1. 8. 以下的下载步骤与我们普通的JTAG下载过程基本一致了,但需要注意的是这里下载文件必须选择所生成的jic文件。打开Programmer窗口,如图八所示。 图八:Programmer窗口说明 9. 按照图九所提示Add File找到并打开生成的jic文件。最后左键点击Start按钮大功告成! 编程与配置FPGA --- Jtag AS可以通过两种模式配置FPGA,一种是JTAG模式,通过下载线直接配置FPGA,掉电后FPGA的配置内容会丢失,再次上电时需要用电脑对FPGA重新配置;另一种模式是AS模式,通过下载线对串行配置器件EPCS进行编程,板子上电后,EPCS器件自动配置FPGA。 前者使用sof文件,后者使用pof文件。 sof是SRAM Object File,下载到FPGA中,断电丢失。 pof是Programmer Object File,下载到配置芯片EPCS中,上电重新配置FPGAFPGA烧写问题Altera术语翻译对照3rd Party EDA Synthesis 第三方EDA综合工具 3rd Party Formal Verification 第三方一致性验证 A Active Parallel (AP) 主动并行配置(AP) ALM 自适应逻辑模块(ALM) Altera Complete Design Suite Altera完整设计开发包 Altera Installer Altera安装工具 Altera License Setup Altera授权设置 AN522 version 2.0 AN522 版本2.0 Analysis Synthesis 分析与综合 Archives 归档 Assignment Editor 约束编辑器 B Base Address Register 基址寄存器 (BAR) Board Design and Layout 板级设计及布板 Board Test, Design and Layout 板级测试,设计及布板 burst transfers? 突发传输 C Cache 高速缓存 Chip Editor 芯片编辑器 Comm, Interface Peripherals 通讯,接口及外设 Compile 编译 Component 元件/组件/器件 Configuration (FPGA) 配置(FPGA) Cyclone? III automotive grade devices Cyclone? III 汽车级器件 D Data access 数据访问 data path 数据通路 DCFIFO 异步FIFO(DCFIFO) DDR DDR (外部存储器接口) DDR controller DDR控制器 Demonstration D

文档评论(0)

rKSIaVVUZK + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档