数字电子技术-7..pptVIP

例：用两片74151组成 “16选1”数据选择器。 例：用两片74290采用异步级联方式组成的二位8421BCD码十进制加法计数器。 计数长度：10×10=100 分析： 输出波形： 原理： 若I7=0，则Y2Y1Y0=000，YEX=0，使D3D2D1D0=0000,此时74LS161为十六进制计数器； 若I6=0，则Y2Y1Y0=001，YEX=0，使D3D2D1D0=0001,此时74LS161为十五进制计数器； 同理， 74LS161可分别控制为十四、十三、十二、十一、十、九等进制计数器 分析： CP2 Y 100ms 10/9 KHZ 10/8 KHZ 10/6 KHZ 10/2 KHZ 功能：跳频信号发生器。 练习1： 试用计数器74161和数据选择器设计一列发生器。 解：由于序列长度P=8，故将74161构成模8计数器，并选用数据选择器74151产生所需序列。 * * * 第七章 数字系统的分析与设计 7.1 概述 7.2 数字系统的扩展 7.3 数字系统的分析 7.4 数字系统的设计 7.1 概述 一、按组成方式的不同可把数字系统分为两大类 1）由多片同一类型芯片组成的数字系统称为功能扩展 2）由多片不同类型的芯片组成的数字系统称为系统综合 二、综合型数字系统分为四类 1）多片不同组合逻辑芯片构成的数字系统称为组合复合型； 2）由多片不同时序逻辑芯片构成的数字系统称为时序复合型; 3）由组合逻辑芯片控制时序逻辑芯片所构成的数字系统称为组合时序型； 4）由时序逻辑芯片控制组合逻辑芯片所构成的数字系统称为时序组合型。  7.2 数字系统的扩展 随着数字系统所处理的数据位数的增加, 需要对功能芯片进行扩展。  一、中规模集成组合逻辑电路的功能扩展  1、试用两片74151组成“16选1”数据选择器 2、试用两片3线-8线译码器74LS138组成4线-16线译码器  D 0 1 D 2 D 3 D 4 D 5 D 6 D 7 D S 0 A 1 A 2 A Y Y 74151(2) 0 D 1 D D 2 D 3 4 D 5 D 6 D 7 D S 0 A 1 A A 2 Y Y 74151(1) Y Y ≥1 1 D 12 4 3 5 D D 2 A 3 D 0 D D D 13 D D 2 D D D D 14 11 8 1 9 10 1 D D A 6 15 D A A 7 0 例：试用两片3线-8线译码器74LS138组成4线-16线译码器。 二、中规模集成时序逻辑电路的功能扩展 1、用74LS194构成八位双向移位寄存器。 2、试用两片74LS161接成八位二进制计数器 方法一：串行进位方式（异步方法） 方法二：并行进位方式（同步方法） 3、试用两片同步十进制计数器74160接成二十九进制计数器。  方法一：整体清零法(清零信号为29) 两片同步十进制计数器74LS160接成二十九进制计数器。 方法二：整体置数法（置数信号为28） 4、如果要构成一个M进制计数器，当M＞N且M为合数时，可将M分解为N1与N2之积，即将两个计数器分别接成N1进制计数器和N2进制计数器， 然后以并行进位方式或串行进位方式将它们连接起来。 当M不为合数时，可采用整体清零方式或整体置数方式。 分别置数方式：M=7×9=63，即63进制计数器 示例一： 整体置数方式：83进制计数器 示例二： 3 Q 2 Q 1 Q 0 Q 74290(1) ∧ ∧ CP 0 CP 1 R 02 R 01 S 91 92) S Q 0 ∧ Q 1 2 Q Q 3 74290(2) ∧ CP 0 CP 1 02) R R 01 91 S S 92 计数脉冲 置数脉冲 清零脉冲 个位输出 十位输出 0 1 Q 2 Q Q 3 Q 0 1 Q 2 Q Q 3 Q 三、存储器容量的扩展 1024×1扩展为1024×8 1、位扩展的方式 2、字扩展方式 256×8扩展为1024×8 注意地址分配 7.3 数字系统的分析 一、模块化分析方法 步骤如下:  (1) 列出各功能模块的逻辑功能；不必从模块内部电路分析, 把各模块看成黑箱处理；  (2) 根据给出的电路图理清各模块之间的连接关系或控制关系；  (3) 根据给定条件分析各模块的工作状态以及整个系统的工作状态；  (4) 列出整个系统的功能表或状态转换图或者画出其时序图；  (5) 说明整个系统的逻辑功能。  二、分析举例 1、组合复合型数字系统  由2片74LS283和1片