张然13211074HRD3码型转换.docxVIP

通信原理实验电子信息工程学院姓名：张然学号导教师：王根英日期：2015.11.9上课时间：星期1第5大节实验四 HDB3编码与译码实验实验前的准备预习本实验的相关内容，熟悉实验箱面板分布及测试孔位置，定义本实验相关模块的跳线状态。 实验前重点掌握 HDB 3 编码和解码原理、 定时提取原理， 思考 HDB 3输出波形应该什么样、编码输入和解码输出波形相位应该相同吗、本实验用到哪几个模块及每个模块的主要作用是什么。实验目的（1）掌握HDB3编码规则，编码和解码原理。 （2）了解锁相环的工作原理和定时提取原理。 （3）了解输入信号对定时提取的影响。 （4）了解信号的传输延时。 （5）了解HDB3编译码集成芯片CD22103。实验仪器（1）ZH5001A通信原理综合实验系统。 （2）20MHZ双踪示波器。基本原理1.HDB3编译码电路 在通信原理综合试验箱中，采用了CD22103专用芯片（UD01）实现 HDB3码的编译码实验。在该电路模块下，没有采用复杂的线圈耦合的方法来实现HDB3码字的转换，而是采用运算放大器（UC02）完成对HDB3输出进行电平变换。变换输出为双极性码或单极性码。HDB3编译码系统组成如图一： CD22013集成电路进行HDB3编译码。当它第三脚接+5V时为HDB3 码。编码时，需要输入NRZ码及时钟信号，CD22103编码输出两路并行信号+HDB3out（15脚TPD03）和——HDB3out（14脚TPD04），它们都是半占空比的正弦冲信号，分别最HDB3码的正极信号及负极信号相对应，这两路信号通过一个差分放大器（UD02A）后，得到HDB3。通过由运算放大器的相加器（UD02B），输出HDB3码的单极性码输出。译码时，需将HDB3码变换成两路单极性信号分别送到CD22103的第11,13脚，此任务有双/单变换电路来完成。通常译码之后TPD07与TPD01的波形应一致，但由于当前的输出HDB3码字可能与前四个码字有关，因此HDB3的编译码延迟较大。在实用的HDB3编译码电路中，发端的单双极性变换器一般由变压器完成；收端的的单双极性变换器一般由变压器，比较器完成。本实验目的是掌握HDB3编码规则及位同步提取方法，故对单双，双单极性变换电路作了减缓处理，不一定符合实用要求。 2.位定时提取电路 位定时提取电路采用锁相环方法。 在系统中锁相环将接收端的 256kHz 时钟锁定在发端的 256kHz 时钟上，来获得系统的同步时钟，如 HDB 3 接收的同步时钟及后续电路同步时钟。 该锁相环模块主要由锁相环 UP01（MC4046） 、数字分频器 UP02（74LS161） 、D 触发器 UP04 （74LS74） 、 环路滤波器和输入端的带通滤波器 （UP03B）组成。 UP01内部由一个振荡器与一个高速鉴相器组成。该锁相环模块如图二：输入端的带通滤波器是由运算放大器（TEL2702）及阻容器件构成的 有源带通滤波器，中心频率为 256kHz，滤出 256kHz 时钟信号，输出的信号是一个幅度和周期都不恒定的准正弦信号。对此信号进行限幅放大（UP03A）处理后得到幅度恒定、周期变化的脉冲信号，但仍不能将此信号作为译码器的位同步信号。经 UP04A 和 UP04B 两个除二分频器（共四分频）变为 64kHz 信号，进入 UP01 鉴相输入 A 脚；VCO 输出的512kHz 输出信号经 UP02 进行八分频变为 64kHz 信号， 送入 UP01 的鉴相输入 B 脚。经UP01内部鉴相器鉴相之后的误差控制信号经环路滤波器滤波送入UP01的压控振荡器输入端。正常时，VCO 锁定在外来的 256kHz 频率上。实验内容1.HDB 3 码变换规则验证 首先将输入信号选择跳线开关 KD01 设置在 M 位置（右端） 、单 /双极性码输出选择开关设置 KD02 设置在 2_3 位置（右端：单极性） 、HDB 3 编码开关 KD03 设置在 HDB 3 位置（左端） ，使该模块工作在 HDB 3 码方式。使输入数据端口悬空产生全1 码、使输入数据为全 0 码，分别画下一个周期的测试波形。 2. HDB3码译码和时延测量 将输入数据选择跳线开关KD01设置在M位置（右端）；将CMI编码模块内的M序列类型选择跳线开关KX02设置在1-2位置（左端），产生15位周期M序列；将锁相环模块内输入信号选择跳线开关KP02设置在HDB3位置（左端） 用示波器同时观测输入数据TPD01和HDB3译码输出数据TPD07波形，观测是用TPD01同步。分析观测HDB3编码输入数据与HDB3译码输出数据关系是否满足HDB3编译码系统要求画测试波形。 3．