2.2 8088 CPU的工作时序.pptVIP

2.1.5 8088 CPU的工作时序 学习时序的目的： 加深对指令执行过程及计算机工作原理的了解。 设计接口时，需考虑各引脚信号在时序上的配合。 以下为CPU的3种时间单位： 2.1.5 8088 CPU的工作时序（续1） 指令周期是指执行一条指令所需要的时间。 若干总线周期组成一个指令周期。 2.1.5 8088 CPU的工作时序（续2） 微处理器最基本的4种总线周期： 存储器读总线周期 存储器写总线周期 I/O读总线周期 I/O写总线周期 2.1.5 8088 CPU的工作时序（续3） 总线操作是指CPU通过总线对外的各种操作 8088的总线操作主要有： 存储器读、存储器写、 I/O读操作、 I/O写操作 中断响应操作，总线请求及响应操作 描述总线操作的微处理器时序有三级： 指令周期 → 总线周期 → 时钟周期 2.1.5 8088 CPU 的工作时序 （续4） CPU在时钟信号的控制下工作。 时钟信号是按一定电压幅度、一定时间间隔发出的脉冲信号. CPU所有的操作都以时钟信号为基准:CPU 按严格的时间标准发出地址、控制信号，内存、接口也按严格的时间标准送出或接受数据. 这个时间标准就是由时钟信号确定。 2.1.5 8088 CPU 的工作时序 （续5） 任何指令的取指阶段都需要存储器读总线周期，读取的内容是指令代码 2.1.5 8088 CPU 的工作时序 （续6） 总线操作中如何实现时序同步是关键 CPU总线周期采用同步时序： 各部件都以系统时钟信号为基准 当相互不能配合时，快速部件（CPU）插入等待状态等待慢速部件（I/O和内存） CPU与外设接口常采用异步时序，它们通过应答联络信号实现同步操作 例：存储器写总线周期 2.2 80x86微处理器（略） 由于在第1章里面曾经介绍过这部分内容，因此本节内容由于时间关系，课堂不再讲授。 2.3 Pentium系列微处理器 Pentium（奔腾）微处理器是Intel公司于1993年推出的第五代微处理器芯片。 1. Pentium系列微处理器的主要特点： 与80x86 系列微处理器完全兼容。 采用RISC型超标量结构。 高性能的浮点运算器。 双重分离式高速缓存。 增强了错误检测与报告功能。 基础位数据总线。 分支指令预测。 系统管理方式改进。 2. Pentium微处理器的内部结构 2.4 多处理器系统简介 多处理器系统是指包含两个或多个功能相近的处理器，处理器之间彼此可以交换数据。所有处理器共享内存、I/O设备、控制器及外围设备，整个硬件系统由操作系统统一控制，在处理器和程序之间实现作业、任务、程序、数组及其元素各级的全面并行。 2.4 多处理器系统简介（续1） 根据多处理器系统的组成结构来分，现有的多处理器系统主要包括： 对称式共享存储器结构多处理器系统（Symmetric shared-memory Multi Processor，SMP） 分布式共享存储器（Distributed Shared Memory，DSM）结构多处理器系统 大规模并行处理器（Massively Parallel Processor，MPP）等。 2.4 多处理器系统简介（续2） * 总线周期是指CPU从存储器或输入/输出端口，存/取一个字节。 一个总线周期至少包括4个时钟周期。 时钟周期：相邻两个脉冲之间的时间间隔，是CPU的基本时间单位，它由计算机主频决定。用Ti表示。 当需要延长总线周期时需要插入等待状态Tw 时序：CPU各引脚信号在时间上的关系。 总线时序：描述CPU引脚如何实现总线操作 CPU时序决定系统各部件间的同步和定时 CLK 执行一条指令的一系列动作，都是在时钟脉冲CLK的统一控制下一步一步进行的。 从内存取操作数将引起存储器读总线周期，往内存存结果将引起存储器写总线周期 只有执行IN指令才出现I/O读总线周期，执行OUT指令才出现I/O写总线周期 T4 T3 T2 T1 ALE CLK A19/S6～A16/S3 A15～A8 AD7～AD0 A15～A8 A7～A0 输出数据 A19～A16 S6～S3 IO/M* WR* T1状态——输出20位存储器地址A19～A0 IO/M*输出低电平，表示存储器操作； ALE输出正脉冲，表示复用总线输出地址 T2状态——输出控制信号WR*和数据D7～D0 T3和Tw状态——检测数据传送是否能够完成 T4状态——完成数据传送 CPU cache CPU cache CPU cache 互联网 SM I / O SM：共存储器 对称式共享存储器结构多处理器系统 * *