Multi-GatesSOILDMOSforImproved3讲述.pptVIP

求实求真 大气大为 　　　　　　　 主讲人：关泉帅 2015.6 Multi-Gates SOI LDMOS for Improved on-state Performance ? 主要内容 : 器件性能与传统器件的比较 具有多栅结构的SOI LDMOS 基础知识 基础知识 SOI LDMOS的电阻： 源漏接触电阻 沟道电阻Rch 漂移区电阻Rdr 当N漂移区掺杂浓度较低时，电阻主要由漂移区电阻决定（高压器件），在低压器件中，Rch不可忽略。 功率器件目标：高耐压、低电阻 降低Ron的方法： Single Resurf Double Resurf Triple Resurf Super Junction 提高漂移区浓度 减小Rch 增大沟道密度 槽栅结构 折叠栅结构 具有多栅结构的SOI LDMOS Conventional Four Gates Structure 具有多栅结构的SOI LDMOS 把传统的栅分成了四个栅 每个栅之间有N掺杂区（RBSG） LDD（Lightly Doped Drain）轻掺杂漏区可减小漏端的电场强度 器件参数 参数值 BOX 500nm 顶层硅 300nm 栅氧 42nm 漂移区 1.4e17，6um RBSG 5e19 LSG 1.2um LRBSG 0.8um Device length 30um 工艺过程 热氧化42nm栅氧化层 淀积300nmN+多晶硅 通过离子注入和热退火，形成漂移区和源区漏区 形成four gates结构 RBSG离子注入并热退火（As+），形成高浓度N+掺杂 形成场氧化层 金属化 开态特性 转移特性曲线 输出特性曲线 多栅结构的漏电流要高于传统器件 跨导与Ron的比较 Vds=2.0 V， Vgs=10V时，Ron减小了 19.2% 。 Vds=2.5V时，跨导的峰值提高了30.5%。 器件性能与传统器件的比较 沟道表面的电场强度 电子速度 器件性能与传统器件的比较 输出特性曲线对比 多栅结构漂移区为6um 漂移区长度减小，漏极电 流增加 传统结构饱和漏极电流小于多栅结构 漏电流增大是因为漂移区减小和沟道电流增加，因此多栅结构减小了Ron 关态特性 传统结构BV=88V，多栅结构BV=92V，耐压提高4.5% 关态时器件表面电场强度分布 RBSG增强了沟道区域内的电场强度，减小了P-well/drift结的电场尖峰，从而使器件的耐压有所提升。 ? 总结 本文提出一种多栅结构的SOI LDMOS。 新结构增强了沟道内电场强度，增大了沟道电流，减小了导通电阻。 新结构耐压提高了4.5%，Ron减小了 19.2% ，跨导的峰值提高了30.5%。 谢谢！ 求实求真 大气大为