微型计算机原理第七章.ppt

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
第7章 常用可编程接口芯片 本章要点: 1、可编程并行接口芯片8255A的编程结构及其应用; 2、可编程定时/计数器8255A的编程结构及其应用; 3、可编程串行接口芯片8251A的编程结构及其应用; 4、D/A、A/D转换器DAC0832、ADC0809的编程结构及其应用。 第7章 常用可编程接口芯片 7.1 可编程并行接口芯片8255A 7.2 可编程计数器/定时器8253 7.3 可编程串行接口芯片8251A 7.4 D/A和A/D转换器 7.1 可编程并行接口芯片8255A 按照微机与外设之间的数据传送方式不同,可分为并行接口和串行接口两种。 并行接口的特点:用多根传输线,把数据的各位同时进行传输,通常每次传输8位或16位数据。实现并行通信的接口称为并行通信接口,简称并行接口,如图7.1所示。 7.1.1 并行接口概述 并行接口的特点是: (1)需要多根数据线,传输速度快。 (2)一般适合于近距离传送的场合。 (3)并行传送的信息一般不要求固定的格式,这与串行传送的信息有数据格式的要求不同。 7.1.1 并行接口概述 并行接口电路有不可编程和可编程接口之分。 不可编程接口一般有数据锁存器和三态数据缓冲器组成,电路简单,使用方便;但由于其工作方式及功能用硬件电路设定,故不能改变。 可编程接口由于其接口的工作方式及功能可用软件编程的方法改变,无疑使用更灵活、功能更强,在微机系统中应用广泛。 7.1.1 并行接口概述 Intel 8255A是一个通用的可编程的并行接口芯片,它有三个并行I/O口,又可通过编程设置多种工作方式,价格低廉,使用方便,可以直接与Intel系列的芯片连接使用,在中小系统中有着广泛的应用。 7.1.2 8255A的内部结构及外部引脚 Intel 8255A是常用的可编程并行接口芯片,CPU通过输出指令对它编程,以规定它的工作方式。 8255A的基本功能有: (1)具有三个并行输入/输出端口(A、B、C),提供TTL兼容的并行接口。 (2)有三种工作方式,能使用多种数据传送方式完成CPU与I/O设备之间的数据传送,如无条件、查询和中断方式。 7.1.2 8255A的内部结构及外部引脚 1、8255的内部结构 8255的的内部逻辑结构如图7.2所示。由外设接口、内部逻辑和CPU接口三部分组成。 7.1.2 8255A的内部结构及外部引脚 7.1.2 8255A的内部结构及外部引脚 (1)外设接口部分 8255A有A、B和C三个输入/输出端口,用来与外部设备相连。每个端口有8位,可以选择作为输入或输出,但功能上有不同的特点。 端口A:一个8位的数据输出锁存/缓冲器和一个8位的数据输入锁存器。 端口B:一个8位的数据输出锁存/缓冲器和一个8位的数据输入缓冲器。 端口C:一个8位的数据输出锁存/缓冲器和一个8位 的数据输入缓冲器(输入没有锁存)。 7.1.2 8255A的内部结构及外部引脚 在与外设连接时,端口A、B常作为独立的 输入端口或输出端口,在A和B端口工作在方式 1时,C口分别用3根线作为输出控制信号或输 入状态信号配合端口A和端口B的工作。在端口 A工作在方式2时,端口C有5根线作为输出控制 信号或输入状态信号配合端口A工作。另外, 端、口C在方式字的控制下,也可编程分为两个 4端口,每一个4位端口都可定义为输入口或输 出口。 7.1.2 8255A的内部结构及外部引脚 (2)内部逻辑(A组和B组控制电路)部分 A组和B组控制电路 根据CPU的命令字控制A、B两组 的工作方式,它们有控制寄存器,接受CPU送来的控 制字,决定两组的工作方式,也可根据的命令字对C 口的每一位实现置/复位操作。 A组控制电路控制A口和C口的高4位(PC7-PC4) B组控制电路控制B口和C口的低4位(PC3-PC0) 7.1.2 8255A的内部结构及外部引脚 (3)CPU接口部分 数据总线缓冲器是三态双向8位缓冲器,与系统 数据总线相连,实现CPU与端口之间的信息交换。 输入/输出的数据、CPU发出的控制字以及从8255来 的外设状态信息,都是通过该缓冲器传送的。读/写 控制逻辑与CPU的低位地址线(A1、A0),片选信 号以及有关控制信号( 、 、RESET)连接,完 成内部端口的选择和读/写操作。 7.1.2 8255A的内部结构及外部引脚 2、引脚及其功能 8255A是一个单+5V电源,40脚的双列直插式芯片,外部引脚如图7.3所示。 7.1.2 8255A的内部结构及外部引脚 (1)与CPU连接的引脚。 D0-D7:8位,双向,三态数据线,用来与系统数据总线相连; RESET:复

文档评论(0)

peain + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档