微电子器件封装第2章2.pptVIP

第二章 封装的电设计 第二章 封装的电设计 小结 作业 1、如何减少互连接线间的干扰？ 2、简述电感、噪声及电磁干扰的防控。 * * 2.0. 封装的电设计概述； 2.1. 电的基本概念； 2.2. 封装的信号传输； 2.3. 互连接的传输线理论； 2.4. 互连接线间的干扰； 2.5. 电力分配的电感效应 1. 封装的电设计的目的? ? 确定封装中的电信号和供电的路径； ? 确定电路内连接的几何图形并选择合适的封装材料； ? 确定无源器件以及光波导的埋封工艺； …… 2. 封装的电设计功能? 简单的讲：主要是分配电信号和提供电力分配。 【复习提问】 3. 何为寄生电路？寄生参数有？ 所谓寄生电路，是指由寄生参数（分布参数）构成的，很容易被人忽略而又存在的电路。 寄生参数包括：寄生电容、寄生电感、泄漏电阻、导线内阻等等。 2.0. 封装的电设计概述； 2.1. 电的基本概念； 2.2. 封装的信号传输； 2.3. 互连接的传输线理论； 2.4. 互连接线间的干扰； 2.5. 电力分配的电感效应 2.4. 互连接线间的干扰（串线） 串线：在均一环境中的两个相邻传输线之间会出相互之间的信号干扰，信号的能量会从一条线转移到另一条线上。称为线间耦合或串线。 串线产生的原因：线之间的电容和电感的相互耦合！ 信号传送：就是是指令数据由一点传输到另一点。 激励器 接收器 互连接 2.4. 互连接线间的干扰（串线） 被动线的向前近端干扰参数： ?Vinc(t-l/vp) v2(l,t) = KF ×2 τl ?t τ = √LC， KF = ? (E/C - M/L) 其中： 被动线的向后远端干扰参数： v2(0,t) = KR[ Vinc(t) - Vinc(t – 2l/vp)] KR = ? (E/C + M/L) 其中： 为避免串线，电设计基本原则： ? 缩小电压的不匹配反射； ? 减少印刷电路板相邻信号线之间的信号串线； ? 减少芯片与芯片之间的信号延迟； ? 采用三方位的封装技术； ? 防止信号界面速度的衰减； ? 设置多重电源层、接地层及多个高频去耦和电容； ? 减少信号线的电容性负载； ? 减少终端对印刷电路板的介电性和互连接性能影响； ? 减少印刷电路板的厚度…… 2.5. 电力分配的电感效应 电力分配 IR电压降 电感效应 封装中对其有影响金属件： 互联通道、互连接及金属层。 2.5.1 电感效应 磁场强度（H）? 磁导率（μr）= 磁通密度（Φ） H ×μr= Φ Φ / I = L 磁通密度（Φ）÷ 电流 （i） = 电感（L） L1 Vload Vsupply PMOS 晶体管 L2 R i（t） 电感体的电压与电流的关系： V = L di dt Vsupply =（L 1 + L2） di dt + Ri（t） Vload(t)=Vsupply(1-e-t/τ) u(t) i(t)=Vsupply(1-e-t/τ) u(t)/R τ = L1+L2 R 2.5.2 有效电感 L1 Vload Vsupply PMOS 晶体管 L2 R i（t） Vsupply =（L 1 + L2 - 2M ） di dt + Ri（t） Leff = L 1 + L2 - M1 - M2 = L 1 + L2 - 2M τ = L 1 + L2 - 2M R ΔVp 芯片负载 Vdd PMOS 晶体管 R ΔVG ＋ ＋ - - Q = CVdd ΔI = CVdd / ΔI ΔI total= NCVdd / ΔI 电感电压降与供电电源和芯片终端间电压降等效！ ΔI total= ΔVddΔt / Leff Leff = ΔVdd(Δt)2 /NCVdd Leff ≤ΔVdd(Δt)2 /NCVdd 2.5.3 电感与噪声的关系 芯片电路电感 Leff ≤ΔVddZ0Δt /NVdd 2.5.3 电感与噪声的关系 输出激励器电感 2.5.4 供电的噪声 即因电流的转换而引起的感生电压波动。 Delta-I(ΔI) 噪声 Δ V = dI dt Leff 供电噪声的危害： （1）产生小的输出电流，增加延迟； （2）造成错误开关。 2.5.5 电感、噪声的调控 ?改善供电和接地引线的结构和尺寸； ?降低供电和接地线网络的自感和互感； ?设置去耦合电容。 降低系统中回路的电流量。 电容Cp和电感2LP的共振： C L1 Vsupply L2 Lp LG CP 2Л√2LPCP fmax = 1 2Л√2LPCP fmax = 1 去耦合电容的分类： ? 低频电容： fmax = 100MH