数字信号处理的FPGA实现课程报告.doc

数字信号处理的FPGA实现课程报告 （基于DA算法的FIR滤波器设计与分析） 班级： 信息工程一班 姓名：XXX 学号：XXXX 一．此次报告所需滤波器的基本概念 FIR滤波器可以在幅度特性随意设计的同时，能保证精确，严格的线形相位的特性。此外，FIR滤波器的单位冲激响应h(n)是有限长序列，它的Z变换在整个有限Z平面上收敛，因此FIR滤波器肯定是稳定滤波器。同时，FIR滤波器也没有因果性困难，因为任何一个非因果的有限长序列，只要通过一定的延时，总是可以转换为因果序列，因此总可以用一个因果系统来实现。FIR滤波器还可以采用快速傅立叶变换的方法过滤信号，从而大大提高了运算效率。所有这些特点使FIR滤波器得到越来越广泛的应用。 二. FIR数字滤波器的设计思路 (1)系统的单位冲击响应h(n)在有限个n值处不为零。 (2)系统函数在0处收敛，极点全部在Z=0处(稳定系统)。 (3)结构上主要是非递归结构，没有输出到输入的反馈，但有些结构中(例如频率抽样结构)也包含有反馈的递归部分。 有限冲击响应(FIR)的优点： (1)既具有严格的线性相位，又具有任意的幅度。 (2)IR滤波器的单位抽样响应是有限长的，因而滤波器性能稳定。 (3)只要经过一定的延时，任何非因果有限长序列都能变成因果的有限长序列，因而能用因果系统来实现。 (4)FIR滤波器由于单位冲击响应是有限长的，因而可用快速傅里叶变换(FFT)算法来实现过滤信号，可大大提高运算效率。 三 FIR数字滤波器的VHDL实现 1.采用分布式算法实现FIR数字滤波器 采用分布式算法实现5阶FIR数字滤波器，采用状态机实现分布式算法的状态转移，分为s0和s1状态。使用FPGA的芯片EPM240F10015来实现其相应的DA表为： LIBRARY ieee; USE ieee.std_logic_1164.ALL; USE ieee.std_logic_arith.ALL; ENTITY case5p IS PORT ( table_in : IN STD_LOGIC_VECTOR(4 DOWNTO 0); table_out : OUT INTEGER RANGE 0 TO 25); END case5p; ARCHITECTURE LEs OF case5p IS BEGIN -- This is the DA CASE table for -- the 5 coefficients: 1, 3, 5,7,9 -- automatically generated with dagen.exe -- DO NOT EDIT! PROCESS (table_in) BEGIN CASE table_in IS WHEN 00000 = table_out = 0; WHEN 00001 = table_out = 1; WHEN 00010 = table_out = 3; WHEN 00011 = table_out = 4; WHEN 00100 = table_out = 5; WHEN 00101 = table_out = 6; WHEN 00110 = table_out = 8; WHEN 00111 = table_out = 9; WHEN 01000 = table_out = 7; WHEN 01001 = table_out = 8; WHEN 01010 = table_out = 10; WHEN 01011 = table_out = 11; WHEN 01100 = table_out = 12; WHEN 01101 = table_out = 13; WHEN 01110 = table_out = 15; WHEN 01111 = table_out = 16; WHEN 10000 = table_out = 9; WHEN 10001 = table_out = 10; WHEN 10010 = table_out = 12; WHEN 10011