数字电路第5章(免费阅读).pptVIP

第5章:同步时序电路设计 §5-1 同步时序电路的建模 §5-2 用触发器实现同步时序电路 §5-3用MSI时序模块设计同步时序电路 §5-1 同步时序电路的建模 一、根据输入序列推导状态表（图） 二、根据输出序列推导状态表（图） 一、根据输入序列推导状态表（图） 例1：设计一个01序列检测器 例2：设计一个8421BCD误码检测器 例3：设计111序列检测器 二、根据输出序列推导状态表（图） 例2：设计加1/加2同步计数器 §5-2 用触发器实现同步时序电路 一、状态化简 二、状态分配 三、导出激励方程和输出方程 四、画出逻辑图 五、设计举例 一、状态化简 状态化简举例 二、状态分配 状态分配举例 三、导出激励方程和输出方程 2、用J-K触发器实现 四、画出逻辑图 2、用J-K触发器实现的电路图 五、设计举例 例2：用JK触发器设计8421BCD码误码检测器 误码检测器（状态化简1） 误码检测器（状态化简2） 误码检测器（状态化简3） 误码检测器(状态分配） 误码检测器(次态方程） 误码检测器(激励方程及电路图） 误码检测器(自启动分析） 误码检测器(状态图） JK触发器激励方程的直接求法 例3：设计8421码加法计数器 计数器（激励方程及电路图） 计数器（自启动性） 例4：设计纽环计数器 例纽环计数器（激励方程和电路图） 用触发器设计同步时序电路小结 §5-3 用MSI时序模块设计同步时序电路 一、用计数器实现同步时序电路 二、用移位寄存器实现同步时序电路 三、用多D锁存器实现同步时序电路 一、用计数器实现同步时序电路 例：铁路道口交通控制器设计（续） 例：用74163设计铁路道口交通控制器 例：用74163设计铁路道口交通控制器（续1） 例：用74163设计铁路道口交通控制器（续2） 用计数器设计同步时序电路小结 二、用移位寄存器实现同步时序电路 例：用74194设计铁路道口交通控制器（续1） 例：用74194设计铁路道口交通控制器（续2） 用移位寄存器设计时序电路小结 三、用多D锁存器实现同步时序电路 例：用74175设计铁路道口交通控制器（续1） 例：用74175设计铁路道口交通控制器（续2） 用四D触发器设计时序电路小结 多余的卡洛圈是为了电路具有自启动性。 步骤： 1、根据要求列出原始状态图和原始状态表； 2、原始状态表化简； 3、状态分配得到状态表； 4、根据状态表导出次态方程和输出方程； 5、根据次态方程导出激励方程； 5、根据激励方程和输出方程画出逻辑图； 6、分析电路的自启动性。 1、一般不必进行状态化简。 2、根据所选择的MSI器件来决定状态分配和导 出激励方程、输出方程。 例：铁路道口交通控制器设计。 1、充分利用计数器的计数、保持和置数操作。 2、状态分配时，尽量使次态为现态的加1状态。 3、根据状态表确定在各种输入下应做何种操作。 4、导出控制计数器操作的LD、CTT*CTP的方程和输出方程（无效状态不能是保持操作）。 5、对应置数操作导出置数输入端的方程。 6、画出电路图。 例：用74194设计铁路道口交通控制器。 1、充分利用移位寄存器的移位、保持和置数操作（一般只用一个方向的移位）。 2、状态分配时，尽量使次态为现态的移位状态。 3、根据状态表确定在各种输入下应做何种操作。 4、导出控制移位寄存器操作的M0、M1的方程和输出方程（无效状态不能是保持操作）。 5、对应置数操作导出置数输入端的方程。 6、画出电路图。 例：用74175设计铁路道口交通控制器。 用状态表或状态图等逻辑表述方法表示要设计的同步时序电路。 步骤： 1、选择状态，以记忆电路输入的历史过程； 2、对每一个状态，考察在每一种输入组合下应转入的下一个状态和输出，从而导出原始状态图； 3、由状态图导出原始状态表。 连续收到3个以上的1输出1。 例1：设计一个串行加法器。 X=0时加1计数，计到9后再回0，X=1时加2计数，计到8后再回0，计数器状态为奇数时，X不会为1。 指导思想：用尽可能少的触发器和门电路实现待设计电路。 设计步骤： 目的：减少状态个数，达到简化电路的目的。 方法：等价的状态用一个状态代替。 状态等价条件：在所有可能的输入下： 1、它们的输出相同； 2、它们的次态满足下列条件之一： ① 次态相同； ② 次态交错； ③ 次态互为隐含条件。 目的：为状态分配二进制代码。 方法：为使电路尽可能的简单，状态分配时，符合以下条件的状态，应尽可能分配相邻的代码。 1、在同一输入下，有相同次态的现态； 2、同一现态在相邻输入下的次态； 3、在所有输入下，有相同输出的现态。 1、在同一输入下，有相同次态的现态； (S1,S2