第2章-组合逻辑电路_4_多路选择器解说.pptVIP

* 2.1 组合逻辑分析 2.2 组合逻辑设计 2.3 组合逻辑电路的等价变换 2.4 编码器 2.5 译码器 2.6 数据选择器 2.7 加法器 2.8 数据比较器 2.9 奇偶校验器 第2章 组合逻辑 返回目录 数字系统传输数据过程中，有时要从一组输入数据中，选择出某一个数据，完成这种功能的逻辑电路称作数据选择器（或称为多路选择开关）。 数据选择器是一个多输入，单输出的组合逻辑电路。 1、数据选择器的设计 例：用小规模电路设计4选1数据选择器。 什么是4选1？用开关来表示。在地址码的控制下，从D0～D3中任选一个送到公共输出端Y。 00 01 10 11 真值表： A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 A1~A0二位地址输入 （共4个最小项），每个最 小项对应从4个输入数据 D3~D0中选择出一个需要数 据到输出。 真值表： A1 A0 Y 0 0 D0 0 1 D1 1 0 D2 1 1 D3 1 1 1 ≥1 图 2.19 四选一多路开关 导通条件： 双向开关：（模拟开关） 1 1 1 1 1 1 1 1 TG TG TG TG TG TG TG TG TG TG TG TG 1 1 1 1 ≥1 ≥1 A1 A0 D10 D11 D12 D13 D20 D21 D22 D23 Y1 Y2 2、 中规模CMOS集成电路CC4539双四选一数据选择器原理图 1 X X 0 0 0 0 0 D10 D20 0 0 1 D11 D21 0 1 0 D12 D22 0 1 1 D13 D23 A1 A0 Y1 Y2 0 0 D10 D20 1 0 1 0 0 0 双四选一功能表: 3、中规模TTL集成电路74LS153双4选1数据选择器工作原理 ≥1 ≥1 1 1 1 1 1 1 双四选一MUX逻辑符号: 双四选一原理图: D10 D20 D11 D12 D13 D21 D22 D23 Y1 Y2 双刀四掷开关 CD (R) CD (L) DVD (R) DVD (L) VCD (L) VCD (R) DTS (R) DTS (L) (L) (R) 四选一逻辑符号: MUX:多路开关 A0 A1 0 1 D20 D21 D22 D23 EN2 Y2 0 1 2 3 D10 D11 D12 D13 EN1 Y1 0 1 2 3 MUX 1 0 2 3 EN 0 1 MUX A0 A1 D0 D1 D2 D3 ☆ 8选1数据选择器 8选1数据选择器逻辑符号： (74151) A2~A0三位地址输入（共8个最小项），可以从8个输入数据D7~D0中选择一个需要数据到输出。 D7~D0八个数据输入端。 D0 D1 D2 D3 D4 D5 D6 D7 1 0 2 3 EN 0 1 MUX Y 2 5 4 6 7 A0 A1 A2 A2A1 A0 00 01 11 10 0 1 8选1功能表: 用卡诺图表示8选1数据选择器： D0 D1 D2 D3 D6 D7 D4 D5 Y:原码输出卡诺图 最小项的下脚标和对应数据输出的下脚标一一对应。 ☆ 8选1数据选择器 例：用一片2-4译码器和四片8选1数据选择器构成32选1数据选择器。 解： 25 = 32 ，32选1就需要5位地址。 用A4A3A2A1A0来表示地址码。 地址分配： A4A3作2-4译码器地址输入。译码器输出分别接四片8选1数据选择器的片选端 / ST。在A4A3作用下，四片8选1分别被选中，片选端为0的选择器工作，片选端为1的选择器不工作。 A2A1A0作8选1地址输入。在A2A1A0作用下，选择器8个输入端数据分别被选中并输出。 片选信号选择由那一片选择器工作，工作的选择器那一位输出由地址码决定。 0 1 2 3 4 5 6 7 0 1 2 EN Y MUX(1) D0 D1 D2 D3 D4 D5 D6 D7 0 1 2 3 4 5 6 7 0 1 2 EN Y MUX(2) D8 D15 D16 D23 0 1 2 3 4 5 6 7 0 1 2 EN Y MUX(3) 0 1 2 3 4 5 6 7 0 1 2 EN Y MUX(4) D24 D31 A0 A1 A2 A3 A4 0 1 2 3 0 1 EN BIN/OCT ≥1 Y A4 A3 0 0 0 1 1 0 1 1 A2 A1 A0 Y 0 0 0 D0 0 0 1 D1 0 1 0 D2 0 1 1 D3 1 0 0 D4 1 0 1 D5 1 1 0 D6 1 1 1 D7 片选信号： 寻址信号： 例如：A4A3A2A1A0=11101 选中第四片选择器的D5输出。 Y = D29 1