数字集成电路_课件1.pptVIP

第一章 深亚微米数字集成电路设计 1.1 绪论 1.2 集成电路产业的简要历史 1.3 数字逻辑门设计的回顾 1.4 数字集成电路设计 1.5 数字电路的计算机辅助设计 1.6 面临的挑战 1.1 绪论 集成电路的应用 高性能计算 仪表和工业控制 通信 消费电子 数字电路与模拟电路相比的优势 功能增加灵活 规模/速度随工艺按比例下降而优化 对工艺/电压/温度不敏感 1.1 绪论 电路设计应考虑： 可靠性 速度 功耗 面积 成本 1.1 绪论 数字系统设计 规格说明书（spec） 包含整个系统所需要的特性，定义输入、输出、环境条件、操作速度等 寄存器传输级（RTL）设计 用Verilog或VHDL实现 门级设计 通过综合工具实现 版图设计 通过版图设计工具实现，通常以GDS-Ⅱ格式表示 制造 包括流片、封装、测试等 1.2 集成电路产业的简要历史 第一台机械计算机 1832年，Babbage的差动引擎（Difference Engine Ⅰ）工作部件 问题：设计复杂，成本高 1.2 集成电路产业的简要历史 第一台电气计算机（1946）ENIAC（电子数字积分计算机） 18000个真空管 问题：可靠性，功耗，成本 1.2 集成电路产业的简要历史 第一个晶体管 1947，贝尔实验室 1.2 集成电路产业的简要历史 第一块集成电路 ECL（射极耦合逻辑） 3输入逻辑门 Motorola，1966年 1960年代是双极型电路时代 1.2 集成电路产业的简要历史 双极型 1947年：晶体管（Bardeen/Bell Lab） 1949年：双极型晶体管（Schockley） 1956年：数字逻辑门（Harris） 1962年：TTL（晶体管-晶体管逻辑）系列（Beeson/Fairchild） 1974年：ECL（射极耦合逻辑）高速系列（Masaki） 1972年：I2L（集成注入逻辑）低功耗高密度系列（Hart） 功耗问题：让位于MOS（metal-oxide-semiconductor） 1.2 集成电路产业的简要历史 MOS 1925年：IGFET绝缘栅场效应晶体管（Lilienfeld） 缺乏对材料的了解和栅稳定性问题的认识 1963年：CMOS逻辑门（Wanlass） 工艺复杂性 1970年：PMOS计算器 1970年：NMOS存储器 高密度：4Kbit 1972/74年：NMOS微处理器 高速：Intel 4004/8080 功耗：NMOS让位于CMOS 1.2 集成电路产业的简要历史 CMOS 1970年：工艺进步导致好的性价比 集成规模增大?功耗瓶颈 其它工艺 Bi-CMOS 高速存储器和门阵列 SOI 面积/功耗/速度优，成本高 GaAs/SiGe/超导 速度优 摩尔定律（Moore’s Law） Electronics, April 19, 1965. Gordon Moore 单片集成晶体管数目每18或24个月增长一倍 半导体工艺的效力每18个月增长一倍 复杂度的演变——存储器 晶体管数目 摩尔定律——微处理器 每代领先的微处理器的晶体管数目每2年增加一倍 摩尔定律——芯片尺寸 摩尔定律——工作频率 摩尔定律——功耗 功耗将成为主要问题 能量的传递和耗散将变得不可能 功率密度 功率密度过高导致硅半导体PN结温度升高 1.2 集成电路产业的简要历史 深亚微米（DSM，deep submicron）时代（0.35μm工艺节点）特征 信号完整性问题 短沟道效应 附加的RC延迟 噪声注入 IR下降 高电流引起的金属迁移效应使得铝金属连线的可靠性退化 1.2 集成电路产业的简要历史 0.35μm工艺中采用钨通孔的4层铝连线 1.2 集成电路产业的简要历史 铜互连 1.2 集成电路产业的简要历史 主要的DSM器件问题 短沟道效应对VT的影响 速度饱和 薄氧化层（隧道/穿通） 亚阈值电流 DIBL（漏致势垒降低） 热载流子效应 短沟道效应、薄氧化层（隧道/穿通） 沟道长度减小引起实际的栅控电荷减少，带来显著的短沟道效应，使阈值电压减小 根据等比例缩小的规则，对于深亚微米IC，MOSFET的栅氧化层越来越薄。当其厚度小于2 nm 时，直接隧穿效应显著，导致栅极漏电急剧增加。 必须采用高k栅介质代替传统的SiO2介质，以增加氧化层的物理厚度，减小隧穿电流。然而，高k介质会带来以边缘场集中效应为主的负面效应，使器件性能退化。因此，建立高k栅介质短沟MOSFET的阈值电压模型，并分析k值对阈值电压的影响，从而确定最佳k值是十分必要的。 DIBL(drain-induced barrier lowering) 在短沟道器件中，沟道长度 减小、漏源电压